[發明專利]半導體存儲器

無效

• 申請號: 02118833.5
• 申請日: 2002-04-29
• 公開（公告）號: CN1389926A
• 公開（公告）日: 2003-01-08
• 發明（設計）人: 新居浩二;五十嵐元繁
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L27/11
• 分類號: H01L27/11;G11C11/34
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 劉宗杰,葉愷東

(一)技術領域

本發明涉及具備SRAM(靜態隨機存取存儲器)型的存儲單元的半導體存儲器，特別是涉及謀求提高了抗軟錯誤的性能的半導體存儲器。

(二)背景技術

近年來，在實現電子裝置的輕薄短小的同時，強烈地要求高速地實現這些裝置的功能。在這些電子裝置中，現在安裝微型計算機是不可缺少的，在該微型計算機的結構中，必須安裝大容量且高速的存儲器。此外，在個人計算機的快速的普及和高性能化的基礎上，為了實現更高速的處理，要求高速緩沖存儲器(cache?memory)的大容量化。

作為RAM，一般使用了DRAM(動態RAM)和SRAM，但在上述的高速緩沖存儲器那樣要求高速的處理的部分中，通常使用了SRAM。關于SRAM，作為其存儲單元的結構，已知有用4個晶體管和2個高電阻元件構成的高電阻負載型和用6個晶體管構成的CMOS型。特別是，由于CMOS型SRAM在數據保持時的漏泄電流非常小，故其可靠性高，這種CMOS型SRAM正成為現在的主流。

圖18是現有的CMOS型SRAM的存儲單元的等效電路圖。在圖18中，PMOS晶體管P1(負載晶體管)和NMOS晶體管N1(驅動晶體管)構成了第1CMOS倒相器，此外，PMOS晶體管P2(負載晶體管)和NMOS晶體管N2(驅動晶體管)構成了第2CMOS倒相器，在這些第1和第2CMOS倒相器間以互補的方式連接了輸入輸出端子。

即，利用這些MOS晶體管P1、P2、N1和N2構成了觸發電路，在圖18中，在既是上述的第1CMOS倒相器的輸出點又是第2CMOS倒相器的輸入點的存儲節點NA和既是上述的第2CMOS倒相器的輸出點又是第1CMOS倒相器的輸入點的存儲節點NB上，可進行邏輯狀態的寫入和讀出。

此外，NMOS晶體管N3和N4分別具有存取晶體管的功能，將NMOS晶體管N3的柵連接到字線WL上，將源連接到上述的存儲節點NA上，同時將漏連接到正相位線BL上。此外，將NMOS晶體管N4的柵連接到上述的字線WL上，將源連接到上述的存儲節點NB上，同時將漏連接到反相位線BLB上。

即，利用字線WL、正相位線BL和反相位線BLB的選擇，可讀出在存儲節點NA或NB上保持了的存儲值。

圖19是示出與圖18中示出的等效電路對應的SRAM存儲單元的布局結構圖。如圖19中所示，在半導體襯底上所形成的N型的阱區NW和P型的阱區PW上形成一個SRAM存儲單元。而且，在同一N阱區NW內形成在等效電路中示出的PMOS晶體管P1和P2，在同一P阱區PW內形成NMOS晶體管N1～N4。

在圖19中，PMOS晶體管P1將利用P型雜質的注入所形成的P+擴散區FL100和FL110分別定為源區和漏區，將上述P+擴散區FL100和FL110與多晶硅布線層PL110之間定為柵區。同樣，PMOS晶體管P2將利用P型雜質的注入所形成的P+擴散區FL100和FL120分別定為源區和漏區，將上述P+擴散區FL100和FL120與多晶硅布線層PL120之間定為柵區。即，PMOS晶體管P1和P2將P+擴散區FL100作為源區而共有。

此外，在圖19中，NMOS晶體管N1將利用N型雜質的注入所形成的N+擴散區FL200和FL210分別定為源區和漏區，將上述N+擴散區FL200和FL210與多晶硅布線層PL110之間定為柵區。同樣，NMOS晶體管N2將利用N型雜質的注入所形成的N+擴散區FL200和FL220分別定為源區和漏區，將上述N+擴散區FL200和FL220與多晶硅布線層PL120之間定為柵區。即，NMOS晶體管N1和N2將N+擴散區FL200作為源區而共有。

此外，NMOS晶體管N3將利用N型雜質的注入所形成的N+擴散區FL230和FL210分別定為源區和漏區，將上述N+擴散區FL230和FL210與多晶硅布線層PL140之間定為柵區。即，NMOS晶體管N1和N3將N+擴散區FL210作為漏區而共有。

此外，NMOS晶體管N4將利用N型雜質的注入所形成的N+擴散區FL240和FL220分別定為源區和漏區，將上述N+擴散區FL240和FL220與多晶硅布線層PL130之間定為柵區。即，NMOS晶體管N2和N4將N+擴散區FL220作為漏區而共有。

再者，在上述結構中，多晶硅布線層PL110也具有連接PMOS晶體管P1與NMOS晶體管N1的柵區相互間的布線的功能，對于多晶硅布線層PL120來說，也同樣具有連接PMOS晶體管P2與NMOS晶體管N2的柵區相互間的布線的功能。