[發明專利]半導體存儲器

無效

• 申請號: 02118833.5
• 申請日: 2002-04-29
• 公開（公告）號: CN1389926A
• 公開（公告）日: 2003-01-08
• 發明（設計）人: 新居浩二;五十嵐元繁
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L27/11
• 分類號: H01L27/11;G11C11/34
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 劉宗杰,葉愷東

1.一種半導體存儲器，具備下述部分而構成：第1倒相器，包含第1導電型的第1MOS晶體管和與上述第1導電型不同的第2導電型的第2MOS晶體管而構成，同時將輸出點定為第1存儲節點，將輸入點定為第2存儲節點；第2倒相器，包含上述第1導電型的第3MOS晶體管和與上述第2導電型的第4MOS晶體管而構成，同時將輸出點連接到上述第2存儲節點上，將輸入點連接到上述第1存儲節點上；上述第2導電型的第5MOS晶體管，其漏連接到上述第1存儲節點上，其源連接到一對位線的一方上，其柵連接到字線上；以及上述第2導電型的第6MOS晶體管，其漏連接到上述第2存儲節點上，其源連接到一對位線的另一方上，其柵連接到上述字線上，其特征在于：

上述第1MOS晶體管和上述第3MOS晶體管的柵絕緣膜的相對介電常數比上述第5MOS晶體管和上述第6MOS晶體管的柵絕緣膜的相對介電常數高。

2.如權利要求1中所述的半導體存儲器，其特征在于：

上述第2MOS晶體管和上述第4MOS晶體管的柵絕緣膜的相對介電常數比上述第5MOS晶體管和上述第6MOS晶體管的柵絕緣膜的相對介電常數高。

3.如權利要求2中所述的半導體存儲器，其特征在于：

用第1電極布線層導電性地連接上述第1MOS晶體管的柵與上述第2MOS晶體管的柵，用第2電極布線層導電性地連接上述第3MOS晶體管的柵與上述第4MOS晶體管的柵。

4.如權利要求1、2或3中所述的半導體存儲器，其特征在于：

具備其柵連接到上述第1存儲節點或上述第2存儲節點上的第7MOS晶體管，

上述第7MOS晶體管的柵絕緣膜的相對介電常數比上述第5MOS晶體管和上述第6MOS晶體管的柵絕緣膜的相對介電常數高。

5.如權利要求4中所述的半導體存儲器，其特征在于：

用共同的電極布線層將上述第7MOS晶體管的柵與上述第1MOS晶體管的柵、上述第2MOS晶體管的柵、上述第3MOS晶體管的柵或上述第4MOS晶體管的柵導電性地連接。

6.一種半導體存儲器，具備下述部分而構成：在同一芯片內用半導體層形成的多個晶體管元件區域；以及在上述晶體管元件區域的上部層疊了多個金屬布線層和層間膜而形成的布線區域，其特征在于：

在上述晶體管元件區域上層疊的層間膜的規定的部分的相對介電常數與上述規定的部分以外的層間膜的的相對介電常數不同。

7.如權利要求6中所述的半導體存儲器，其特征在于：

上述規定的部分是上述多個晶體管元件區域中構成存儲單元的晶體管元件區域上的區域，該規定的部分的相對介電常數比上述規定的部分以外的層間膜的的相對介電常數大。

8.如權利要求7中所述的半導體存儲器，其特征在于：

上述規定的部分位于形成上述晶體管元件的N阱區上。

9.如權利要求7中所述的半導體存儲器，其特征在于：

上述規定的部分位于形成上述晶體管元件的P阱區上。

10.如權利要求7、8或9中所述的半導體存儲器，其特征在于：

上述規定的部分位于構成上述晶體管元件的最上層與起到與該晶體管元件導電性的連接的作用的金屬布線層之間的層上。