[發明專利]可降低電源/接地彈跳噪聲的輸出緩沖器及其方法

有效

• 申請號: 02107399.6
• 申請日: 2002-03-20
• 公開（公告）號: CN1375934A
• 公開（公告）日: 2002-10-23
• 發明（設計）人: 張棋
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 隆天國際專利商標代理有限公司
• 代理人: 潘培坤,陳紅

技術領域

本發明涉及一種應用于數字電路的輸出緩沖器及運用于其上的可降低電源/接地彈跳噪聲的方法。

背景技術

在越來越高速的數字電路中，輸入輸出端的電源/接地彈跳(Power/Ground?Bounce)噪聲是主要的噪聲來源。輸出緩沖器的輸出端常因為狀態轉換時的大電流流經導線(bonding?wires)、導線架(leadframe)與針腳(pin)等寄生電感(parasitic?inductance)而產生電源/接地彈跳噪聲。圖1所示為已知輸出緩沖器共享電源電壓以及接地電壓的結構圖。輸出緩沖器70₁~70_n，其電源(V_pp)經由針腳并以導線與焊墊連接，此時會有針腳寄生電感與焊墊/導線寄生電感產生，以L₁等效示之。同理，輸出緩沖器70₁~70_n與接地點(V_ss)之間也有針腳寄生電感與焊墊/導線寄生電感產生，以L₂等效示之。

由于輸出緩沖器70₁~70_n在電源(V_pp)與接地點(V_ss)之間有寄生電感L₁、L₂存在。因此，當部分的輸出緩沖器70₁~70_n的輸出狀態改變時，會有電源/接地彈跳噪聲產生。

舉例來說，假設輸出緩沖器70₁與70₂的輸出狀態由低電平轉換至高電平，此時電源(V_pp)會提供驅動電流至輸出緩沖器70₁與70₂。然而此瞬間電流的變化會在寄生電感L₁上產生瞬間電壓降(ΔV₁＝L₁·di/dt)，因此造成所有輸出緩沖器70₁~70_n所接收的電源電壓下降為V_pp-ΔV₁。假設輸出緩沖器70_n-1的輸出狀態一直維持在高電平，此時輸出狀態也會隨著電源電壓下降，此種現象即為電源彈跳(Power?Bounce)噪聲。同理，假設輸出緩沖器70₁與70₂的輸出狀態由高電平轉換至低電平，此時輸出緩沖器70₁與70₂會提供放電電流至接地點。然而此瞬間電流的變化也會在寄生電感L₂上產生瞬間電壓降(ΔV₂＝L₂·di/dt)，因此造成所有輸出緩沖器70₁~70_n所接收的接地電壓上升為V_ss+ΔV₂。假設輸出緩沖器70_n的輸出狀態一直維持在低電平，此時輸出狀態也隨著接地電壓上升，此種現象即為接地彈跳噪聲(Ground?Bounce)。而這些電源/接地彈跳噪聲即有可能會造成錯誤的傳遞信號。再者，當越多的輸出緩沖器同時在切換輸出狀態時，其電源/接地彈跳噪聲也會隨之增加。

圖2所示為上述輸出緩沖器的已知電路結構。輸入信號(D_p與D_n)分別耦接至一非門72與74，并且非門的輸出分別耦接至PMOS晶體管mp1與NMOS晶體管mn1的柵極，而PMOS晶體管mp1的源極耦接至電源電壓(V_pp)而漏極耦接至輸出端用以產生輸出信號(D_o)。而NMOS晶體管mn1的源極耦接至接地電壓(V_ss)而漏極耦接至輸出端。

在已知技術中，為了要在輸出緩沖器上得到高速的執行成效，通常將輸出緩沖器上的MOS晶體管mp1與mn1設計成具有較大的信道寬度來增加其驅動電流以及放電電流的能力。然而具較大電流的MOS晶體管，其等效電阻較低。因此在電源電壓與接地電壓變動時，相對的就會產生出較大的電源/接地彈跳噪聲，輸出端振幅變化太大時極可能會導致誤動作的產生。

若為了要改善電源/接地彈跳噪聲而將輸出緩沖器上的MOS晶體管mp1與mn1設計出具有較小的信道寬度，則會降低MOS晶體管mp1與mn1驅動電流與放電電流的能力，導致傳輸速度不能提升而得到較差的性能(performance)。