[發明專利]可降低電源/接地彈跳噪聲的輸出緩沖器及其方法

有效

• 申請號: 02107399.6
• 申請日: 2002-03-20
• 公開（公告）號: CN1375934A
• 公開（公告）日: 2002-10-23
• 發明（設計）人: 張棋
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175
• 代理公司: 隆天國際專利商標代理有限公司
• 代理人: 潘培坤,陳紅

1、一種可降低電源/接地彈跳噪聲的輸出緩沖器，配合一電源電壓與一接地電壓進行運作，該輸出緩沖器包含：

一輸出端；

多個并聯于該電源電壓與該輸出端間的PMOS晶體管；

多個并聯于該接地電壓與該輸出端間的NMOS晶體管；以及

一控制電路，耦接至該等PMOS晶體管與該等NMOS晶體管的柵極，其中當該輸出端由一低電平變至一高電平時，該控制電路開啟第一數量的PMOS晶體管，當該輸出端維持在該高電平時，該控制電路開啟一第二數量的PMOS晶體管，而當該輸出端由該高電平變至該低電平時，該控制電路開啟一第三數量的NMOS晶體管，當該輸出端維持在該低電平時，該控制電路則開啟一第四數量的NMOS晶體管，其中該第一數量大于該第二數量，而該第三數量大于該第四數量。

2、如權利要求1所述的可降低電源/接地彈跳噪聲的輸出緩沖器，其特征在于所述的控制電路包括一脈沖發生器，用以在該輸出端由該低電平變至該高電平的一第一時間之后，關閉部份PMOS晶體管。

3、如權利要求2所述的可降低電源/接地彈跳噪聲的輸出緩沖器，其特征在于在所述的第一時間區段的結束點上，該輸出端上的一電壓值接近但低于該高電平。

4、如權利要求1所述的可降低電源/接地彈跳噪聲的輸出緩沖器，其特征在于所述的控制電路包括一脈沖發生器，用以在該輸出端由該高電平變至該低電平的一第二時間之后，關閉部份NMOS晶體管。

5、如權利要求4項所述的可降低電源/接地彈跳噪聲的輸出緩沖器，其特征在于在所述的第二時間區段的結束點上，該輸出端上的一電壓接近但高于該低電平。

6、一種可降低電源/接地彈跳噪聲的方法，運用于一輸出緩沖器上，其特征在于包含下列步驟：

當該輸出緩沖器的一輸出端由一低電平變至一高電平時，提供多個驅動電流路徑至該輸出端；

當該輸出緩沖器的該輸出端維持在該高電平時，關閉部分驅動電流路徑；

當該輸出緩沖器的該輸出端由一高電平變至一低電平時，提供多個放電電流路徑至該輸出端；以及

當該輸出緩沖器的該輸出端維持在該低電平時，關閉部分放電電流路徑。

7、如權利要求6所述的可降低電源/接地彈跳噪聲的方法，其特征在于所述的驅動電流路徑是由多個并聯于一電源電壓與一輸出端間的PMOS晶體管所組成。

8、如權利要求6所述的可降低電源/接地彈跳噪聲的方法，其特征在于所述的放電電流路徑是由多個并聯于一接地電壓與一輸出端間的NMOS晶體管所組成。

9、一種可降低電源彈跳噪聲的方法，運用于一輸出緩沖器上，其特征在于包含下列步驟：

當該輸出緩沖器的一輸出端由一低電平變至一高電平時，提供多個驅動電流路徑至該輸出端；以及

當該輸出緩沖器的該輸出端維持在該高電平時，關閉部分驅動電流路徑。

10、一種可降低接地彈跳噪聲的方法，運用于一輸出緩沖器上，其特征在于包含下列步驟：

當該輸出緩沖器的一輸出端由一高電平變至一低電平時，提供多個放電電流路徑至該輸出端；以及

當該輸出緩沖器的該輸出端維持在該低電平時，關閉部分放電電流路徑。