[發明專利]電力半導體器件

有效

• 申請號: 02106147.5
• 申請日: 2002-04-05
• 公開（公告）號: CN1379479A
• 公開（公告）日: 2002-11-13
• 發明（設計）人: 服部秀隆
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/72
• 分類號: H01L29/72;H01L29/78;H01L21/328;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

技術領域

本發明涉及電力半導體器件，特別是涉及絕緣柵雙極晶體管(IGBT)，可在電力變換用換流器裝置(電力變換裝置)等內使用。

背景技術

響應近些年來對在電力電子領域內的電源設備的小型化、高性能化的要求，在電力半導體器件中，與高耐壓化、大電流化一起，人們不斷努力進行對低損耗化、高破壞耐量化和高速化的性能改善。因此，作為具有300V左右以上的耐壓且可高電流化的電力半導體器件，可以使用電力IGBT。

電力IGBT，人們熟知具有絕緣柵極，例如具有MOS柵極，把MOS柵極設置成平板狀的平面柵極構造和把MOS柵極埋入到溝槽內形成的溝槽構造等2種IGBT。溝槽IGBT，具有在半導體襯底上邊并排設置多個以溝槽側壁為溝道區的溝槽IGBT單元的構造。一般地說，人們認為溝槽IGBT歸因于溝道電阻的降低，在易于提高例如低損耗化性能這一點上比平面IGBT有利。

圖1的剖面圖，取出并概略性地示出了現有的溝槽IGBT的一部分。在該溝槽IGBT中，在高電阻的n^-型基極層101的表面一側形成p型基極層107。從該p型基極層107的表面開始形成深度達到n^-型基極層101的多個溝槽104。在這些溝槽104的內部中間存在著柵極絕緣膜105地埋入形成溝槽柵極電極106。在被各個溝槽104夾持起來的區域的p型基極層107的表面上，使之接連到溝槽104的側面上那樣地形成高雜質濃度的n⁺型發射極層108。另外，各個溝槽柵極電極106被引出到例如柵極電極接觸用的寬的焊盤。

在上述n⁺型發射極層108和p型基極層107的上邊，使之接連到這兩方上那樣地設置發射極電極109。用該發射極電極109把n⁺型發射極層108和p型基極層107短路起來。此外，在溝槽柵極電極106上邊設置層間絕緣膜111。采用用該層間絕緣膜111進行隔離的辦法，使得溝槽柵極電極106和發射極電極109不會短路。

上述n^-型基極層101、p型基極層107、n⁺型發射極層108、柵極絕緣膜105和溝槽柵極電極106構成MOSFET。因此，可以通過在接連到p型基極層107的溝槽104上的表面部分上形成的該MOSFET的溝道區，從n⁺型發射極層108向n^-型基極層101注入電子。

另一方面，在n^-型基極層101的背面一側，中間存在著n⁺型緩沖層102地形成高雜質濃度的p⁺型集電極層103。在該p⁺型集電極層103上邊設置集電極電極110。

另外，上述n⁺型緩沖層102，在可以用別的方法滿足所需要的耐壓的情況下其形成有時候會被省略。此外，圖中，E是發射極端子，G是柵極端子，C是集電極端子。

圖2示出了沿著圖1中的2-2線的剖面的雜質濃度分布的一個例子。如圖2所示，n^-型基極層101的厚度方向的n型雜質濃度是恒定的。

然而，在上述構造的IGBT中，卻存在著隨著斷開損耗減小在通常狀態下的導通電壓的極端的增大，反之，當企圖降低導通電壓時將會產生斷開損耗的極端的增大的問題。

于是，為了得到所希望的最小斷開損耗和導通電壓，有(1)使得借助于電子束照射等縮短壽命(少數載流子復合前的時間)那樣地進行控制的方法，和(2)使用薄的透過型集電極層的方法。

在使用這些方法的情況下，特別是在具有n^-型基極層101和n⁺型緩沖層102的穿通型IGBT中，如果企圖盡可能地減小斷開損耗和通常狀態下的導通電壓，則為了得到所希望的耐壓，就需要有最小厚度的n^-型基極層101。例如，n^-型基極層101的厚度通?？梢杂眉s為10微米/100V的關系進行選定。

在對前者進行壽命控制的方法中，可以采用在高濃度的p⁺型襯底上用外延生長法形成高濃度的n⁺型緩沖層，然后，用外延生長法形成電阻比較高的n^-型基極層的辦法得到的n⁺/n^-/p⁺構成的3層構造的晶片，形成上述構造的IGBT。