[發明專利]數據處理裝置

無效

• 申請號: 02105824.5
• 申請日: 1995-06-06
• 公開（公告）號: CN1397873A
• 公開（公告）日: 2003-02-19
• 發明（設計）人: 山本裕明;尾崎伸治;西道佳人
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 吳麗麗

1.一種數據處理裝置，至少配置有超高速緩沖存儲器，其特征在于該數據處理裝置具有以下構成：

地址發生裝置，產生地址信號；

時鐘脈沖發生裝置，其構成是以和由上述地址發生裝置產生的地址信號的變化定時一致的定時產生地址同步時鐘脈沖信號；

超高速緩沖存儲器控制裝置，用在上述時鐘脈沖發生裝置生成的上述地址同步時鐘脈沖信號，控制上述超高速緩沖存儲器的存儲動作定時。

2.權利要求1記載的數據處理裝置，其特征在于：

上述地址發生裝置具有，運算地址的地址運行電路；將該地址運算電路輸出的地址信號保持一定的時間后輸出的地址保持電路；以及按照地址保持控制信號，選擇上述地址運算電路的輸出信號及上述地址保持電路的輸出信號中的某個，作為地址信號輸出的地址選擇電路；

上述地址保持電路的動作定時是這樣調整的，通過上述地址選擇電路，以與基準時鐘脈沖信號同步的定時，輸出地址信號。

3.權利要求1或2記載的數據處理裝置，其特征在于：

上述時鐘脈沖發生裝置由一種邏輯與電路構成；該邏輯與電路則把基準時鐘脈沖信號、地址保持控制信號和超高速緩沖存儲器動作要求信號作為輸入，當上述超高速緩沖存儲器動作要求信號要求超高速緩沖存儲器動作時，并且當上述地址保持控制信號不要求保持地址時，根據上述基準時鐘脈沖信號生成地址同步時鐘脈沖信號。

4.權利要求1至3任一項記載的數據處理裝置，其特征在于：

上述超高速緩沖存儲器，具有存儲器陣列；用于生成由使上述地址同步時鐘脈沖信號延遲規定時間形成的延遲時鐘脈沖信號的延遲電路；

上述超高速緩沖存儲器控制裝置，用上述延遲時鐘脈沖信號控制上述存儲器陣列的動作定時。

5.權利要求4記載的數據處理裝置，其特征是：

上述超高速緩沖存儲器具有保持從上述存儲器陣列輸出的讀出數據的數據保持部；

上述超高速緩沖存儲器控制裝置用上述延遲時鐘脈沖信號控制上述數據保持部中的讀出數據的鎖存定時。

6.權利要求1至4任一項記載的數據處理裝置，其特征是：

上述時鐘脈沖發生裝置和地址發生裝置的構成方法是，通過互相平行的延伸的配線路徑向超高速緩沖存儲器提供上述地址信號和上述地址同步時鐘脈沖信號。

7.權利要求6記載的數據處理裝置，其特征在于：

上述時鐘脈沖發生裝置和地址發生裝置的構成方法是，傳遞的信號的出口能力均相同。

8.權利要求6或7記載的數據處理裝置，其特征在于：

上述時鐘脈沖發生裝置和地址發生裝置的構成方法是，通過在同一配線層上形成的路徑向超高速緩沖存儲器提供上述地址信號和地址同步時鐘脈沖信號。