[發明專利]用于降低集成電路的壓降的具有多重狹長帶的外部電源環

有效

• 申請號: 02105775.3
• 申請日: 2002-04-17
• 公開（公告）號: CN1373511A
• 公開（公告）日: 2002-10-09
• 發明（設計）人: 李耿民;曹云翔
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H01L23/52
• 分類號: H01L23/52;H01L23/50
• 代理公司: 北京集佳專利商標事務所
• 代理人: 王學強

技術領域

本發明是有關于一種超大規模集成電路的領域，且特別是有關于一種提供集成電路的電源總線而降低集成電路核心中的電壓降的方式。

背景技術

在集成電路(Integrated?Circuit，簡稱IC)工業中，互補金氧半導體(Complementary?Metal?Oxide?Semiconductor，簡稱CMOS)技術已扮演愈來愈重要的角色。這些年來，已改善的CMOS技術明顯地保持為超大規模集成電路(Very?Large?Scale?Integration，簡稱VLSI)的主要的中心階段技術。CMOS?VLSI技術可制造出具有極高操作速度的IC(有時稱為芯片)上的大量的晶體管及輸入輸出(Input/Output，簡稱I/O)接口。憑借降低及減少器件尺寸的增進的CMOS?VLSI技術特別適用于生產及制造技術。

有很多方法可以使CMOS的制作工藝提升，主要可憑借提供用于模擬電路及內存的高品質電容，或者是憑借提供可變特性的電阻而增加電路的布線能力(Routability)。這樣的提升方法包括提供兩層或更多的金屬層，以及雙倍或三倍的多晶線(Polycrystalline)層。特別是，目前的技術可提供七層或更多層的金屬層來當做信號及電源的布線層。這些附加層可簡化模塊間的信號的布線，并且可改善模塊的電源及時鐘的分布。布線能力可憑借附加的金屬層或憑借改善存在的多晶硅內聯機(Interconnection)層而提升。

在CMOS技術中，會使用到三種型式的內聯機：擴散、多晶硅及金屬。十年前，在CMOS設計中，第二金屬層變的非常重要。而使用七層或更多層的金屬層會比兩層有更大的改善。鋁與銅，以及此技術中所熟知的其它金屬與合金都可以做為內聯機的金屬。如果使用某種形式的平坦化(Planarization)，其它的金屬層間距(Pitch)可與最先的間距相同。當垂直拓撲(Topology)的變化變大時，金屬導體的寬度及間距會增加，以至于會使垂直拓撲問的導體抗力度變的的薄弱而破裂。

第一層金屬層與第二層或更高層的金屬層的連接由連接孔(Via)來達成。當需要更進一步的擴散或多晶硅連結時，會需要在連接孔與接觸窗(Contact?Cut)之間做隔離。為了達成上述，在第二金屬層與第一金屬層之間會使用第一層金屬環(Tab)來橋接。在過程中，在連接的兩層金屬層上的連接孔的周圍通常需要金屬邊界(Border)。這些金屬邊界可確定與金屬層做適當的連接，并且能避免電位連接時斷時續。

如果沒有適當地處理及適當的量測，大部分具有大量晶體管及高I/O信號接口的極高速度操作的IC會面臨核心電源供應電壓的壓降(Drop)問題。在此要說明的是“I”相當于電流，而“R”相當于電阻，而I×R的乘積就相當于電壓降。然而，當設計者考慮到壓降因素時，通常會同時考慮電流及電阻兩個效應。一般而言，尺寸的縮小可以使器件的效能增加、降低成本及增加產品壽命(Life?Cycle)，然而當尺寸縮小后，如何維持穩定的電源變化在一個小的范圍內，就變的更加重要。在典型的IC情況中，I/O接口的數目是固定的，然而，功率消耗及熱產生會由于增加的功能及其相對應的增加的晶體管而增加。此外，當使用低供應電壓時，不希望產生的壓降問題會變的更嚴重。例如，IC操作于1.8伏特時，甚至小的壓降就會使IC無法正常運作。此外，甚至電源供應的噪聲也會使以這樣的低電壓操作的IC無法正常運作。

發明內容

因此，本發明的一個目的就是降低集成電路核心的不想要的壓降。此外，本發明的一個目的就是降低壓降，而不會占用較多的接口接腳。此外，本發明的一個目的就是降低壓降，而不會使集成電路的效能下降。

本發明的這些及其它的目的可憑借提供電源至使用電源總線及狹長帶(Strip)形成于輸入/輸出(I/O)焊墊(Pad)(如數據I/O焊墊及多重電壓I/O焊墊)上的集成電路而達成。在本發明的實施例的例子中，所公開的集成電路包括電源供應I/O焊墊及數據I/O焊墊，其由沉積導體(Deposited?Conductor)所組成。沉積導體通常為如鋁(Al)、鎢(W)或此技術中所熟知的其它導體的金屬。電源供應I/O焊墊連接至電源總線，而數據I/O焊墊連接至集成電路內的電路。此外，所形成的狹長帶沉積導體緊鄰于數據I/O焊墊，其中狹長帶沉積導體連接至電源總線上的多重點。以此方式，集成電路內會發展成多重并聯路徑，以散布電路內的電源。在本發明的另一個實施例中，關于多重電壓I/O焊墊所采用的是相似的方法。