[發(fā)明專利]具有測(cè)試元件組元件的半導(dǎo)體器件

無效

• 申請(qǐng)?zhí)枺?/td>: 02105706.0
• 申請(qǐng)日: 2002-04-12
• 公開（公告）號(hào): CN1380692A
• 公開（公告）日: 2002-11-20
• 發(fā)明（設(shè)計(jì)）人: 杉山香月
• 申請(qǐng)（專利權(quán)）人: 日本電氣株式會(huì)社
• 主分類號(hào): H01L23/58
• 分類號(hào): H01L23/58;H01L21/66;H01L21/768
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 穆德駿,方挺

發(fā)明領(lǐng)域

本發(fā)明涉及具有一種包括多個(gè)測(cè)試元件組(TEG)元件的半導(dǎo)體器件，尤其是涉及在半導(dǎo)體晶片上放置TEG元件的技術(shù)。

背景技術(shù)

當(dāng)在半導(dǎo)體晶片上制造半導(dǎo)體器件芯片時(shí)，一般通過減小半導(dǎo)體芯片的尺寸，來增加晶片上的半導(dǎo)體芯片的數(shù)量，以降低半導(dǎo)體器件的成本。

另一方面，通常半導(dǎo)體芯片包括TEG元件，這些TEG元件用于在制造過程之后分析半導(dǎo)體芯片的元件特性或擴(kuò)散區(qū)或互連圖形的缺陷。TEG元件的例子包括具有在半導(dǎo)體襯底內(nèi)的擴(kuò)散區(qū)的晶體管圖形和覆蓋在半導(dǎo)體襯底上的互連圖形，用于監(jiān)測(cè)半導(dǎo)體芯片上的普通元件或普通連線的擴(kuò)散過程或蝕刻過程。通過使用電連接TEG元件并一般地位于所述TEG元件下的相關(guān)TEG鍵合焊盤可以方便地測(cè)量出普通元件和普通連線的電氣特性。

重要的是，在半導(dǎo)體芯片中放置所述TEG元件，同時(shí)安排普通元件和普通連線，而基本上不增加半導(dǎo)體芯片的尺寸。通常，所述TEG元件被安排在專用區(qū)域或芯片上的限定區(qū)域。

常規(guī)技術(shù)中，TEG元件的區(qū)域阻礙半導(dǎo)體芯片的尺寸進(jìn)一步減小，不論所述TEG元件是被放置在專用區(qū)域還是芯片的限定區(qū)域中。此外，由于測(cè)試方面的困難，放置在限定區(qū)域中的所述TEG元件不適合在制造過程后對(duì)缺陷或電氣特征進(jìn)行有效地分析。

發(fā)明內(nèi)容

因此，本發(fā)明的一個(gè)目的是提供一種具有TEG元件的半導(dǎo)體器件，所述TEG元件適于有效地分析電氣特征或在擴(kuò)散步驟或刻蝕步驟中導(dǎo)致的缺陷，并且基本上不增加半導(dǎo)體芯片的尺寸。

本發(fā)明的另一個(gè)目的是提供一種半導(dǎo)體晶片，在制造半導(dǎo)體器件的過程中在其上加工這樣的半導(dǎo)體器件。

本發(fā)明提供了一種半導(dǎo)體芯片，包括普通元件、與普通元件相連的鍵合焊盤、和至少一個(gè)位于鍵合焊盤下的TEG元件。

本發(fā)明還提供一種半導(dǎo)體晶片，該半導(dǎo)體晶片包括半導(dǎo)體襯底、多個(gè)形成在半導(dǎo)體襯底上的半導(dǎo)體芯片、多個(gè)將半導(dǎo)體芯片分割開的劃片道、至少一個(gè)用于監(jiān)測(cè)一個(gè)半導(dǎo)體芯片的一部分的TEG元件、和至少一個(gè)連接所述TEG元件并且放置在用于劃片道的區(qū)域中的TEG鍵合焊盤。

根據(jù)本發(fā)明的半導(dǎo)體芯片，在鍵合焊盤下或者具有用于劃片道的區(qū)域中放置的TEG鍵合焊盤的所述TEG減小了半導(dǎo)體芯片的尺寸，并且降低了用于半導(dǎo)體芯片的成本。

參見附圖，根據(jù)下面的介紹，本發(fā)明的上述目標(biāo)、特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚。

附圖簡(jiǎn)要說明

圖1是半導(dǎo)體晶片的局部俯視圖，根據(jù)本發(fā)明的第一實(shí)施例在其上制造多個(gè)半導(dǎo)體芯片。

圖2是半導(dǎo)體晶片的局部俯視圖，根據(jù)本發(fā)明的第二實(shí)施例在其上制造多個(gè)半導(dǎo)體芯片。

圖3是半導(dǎo)體晶片的局部俯視圖，根據(jù)本發(fā)明的第三實(shí)施例在其上制造多個(gè)半導(dǎo)體芯片。

具體實(shí)施方式

現(xiàn)在，通過附圖本發(fā)明被更為確定地描述出來，其中相同元件用相同的附圖標(biāo)記所表示。

參見圖1，根據(jù)本發(fā)明的第一實(shí)施例，一個(gè)由數(shù)字13一般性地表示的半導(dǎo)體晶片，在該半導(dǎo)體晶片的上面安裝有多個(gè)在半導(dǎo)體襯底上形成的半導(dǎo)體芯片10。晶片13包括多個(gè)在行方向和列方向延伸的劃片道14，用于把晶片13分割成多個(gè)半導(dǎo)體芯片10。通過在半導(dǎo)體芯片制造和測(cè)試后使用一種切割設(shè)備，可用劃片道14把半導(dǎo)體芯片10相互分割開。

每個(gè)半導(dǎo)體芯片10包括沿每個(gè)半導(dǎo)體芯片10周邊排布的多個(gè)鍵合焊盤11。用于監(jiān)測(cè)普通元件如晶體管元件的多個(gè)TEG元件12被置于相應(yīng)的鍵合焊盤11下面。3個(gè)TEG鍵合焊盤15相應(yīng)于每個(gè)TEG元件11被放在劃片道14上。

形成每個(gè)TEG元件12，以用于監(jiān)測(cè)形成于半導(dǎo)體襯底上并且位于相應(yīng)的鍵合焊盤11的正下方的晶體管如MOSFET的擴(kuò)散區(qū)。TEG元件12通過通孔和連線連接到相應(yīng)的TEG壓點(diǎn)15，所述連線在用于相應(yīng)的鍵合焊盤11的通孔之下。在沿劃片道14切割晶片13之前TEG壓點(diǎn)15用于測(cè)試擴(kuò)區(qū)的電器特性或檢測(cè)連線圖形的缺陷。

在半導(dǎo)體器件中，通過使用鍵合焊盤11下方的區(qū)域，TEG元件12基本上不增加芯片面積，這與傳統(tǒng)工藝不同，傳統(tǒng)工藝中，TEG元件被放在專門的區(qū)域或限定的區(qū)域。

此外，通過把TEG壓點(diǎn)15放在劃片道14上，TEG?15鍵合焊盤占用的面積也不增加芯片的面積。