[發明專利]多功能串行輸入/輸出電路有效
| 申請號: | 02105136.4 | 申請日: | 2002-02-21 |
| 公開(公告)號: | CN1383154A | 公開(公告)日: | 2002-12-04 |
| 發明(設計)人: | F·A·佩爾納 | 申請(專利權)人: | 惠普公司 |
| 主分類號: | G11C11/15 | 分類號: | G11C11/15;G11C7/10;G11C7/24 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 楊凱,王忠忠 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 多功能 串行 輸入 輸出 電路 | ||
技術領域
本發明涉及輸入/輸出(I/O)電路,更具體地說,涉及多功能串行輸入/輸出電路。
技術背景
磁隨機存取存儲器(“MRAM”)是一種為長期數據存儲而考慮的非易失性存儲器。從MRAM中存取數據可比常規的長期存儲裝置、如硬磁盤機快得多。另外,MRAM裝置比硬磁盤機和其他常規長期存儲裝置更緊湊并且耗電更少。
某些MRAM裝置執行破壞性讀操作,即讀取、更改然后再恢復比特值。破壞性讀操作增加了讀取值的可靠性。但是,破壞性讀操作需要執行諸如回寫之類的功能的附加電路。
設置單獨的用于執行回寫的電路是不可取的。
發明內容
根據本發明的一個方面,輸入/輸出電路包括具有第一輸入端和第一輸出端的第一寄存器;具有第二輸入端的第二寄存器;以及具有第三輸入端的第三寄存器。所述第一輸出端與所述第二輸入端和所述第三輸入端耦合。第三寄存器可以存儲用于回寫的數據。
根據以下結合附圖、以舉例方式說明本發明原理的詳細描述,本發明的其他方面和優點會變得顯而易見。
附圖說明
圖1是對包括多個多功能I/O電路的隨機存取存儲器的圖解說明。
圖2是對多功能串行I/O電路的圖解說明。
圖3是對破壞性讀操作的控制信號的圖解說明。
具體實施方式
如用于圖解說明的各圖中所示,本發明是在包括多個多功能輸入/輸出(I/O)電路的MRAM裝置中體現的。每個I/O電路可執行或支持如下功能:串行輸入/輸出、內部自檢(BIST)、回寫、寫核驗和數據平衡。由于所述多功能I/O電路不比僅僅執行串行輸入/輸出的電路大很多,所以對于執行破壞性讀操作的隨機存取存儲器特別有用。
參考圖1,圖中說明包括存儲單元12的陣列10的MRAM裝置8。起到字線作用的各軌跡14沿著存儲單元12的各行延伸,而起到位線作用的軌跡16沿著存儲單元12的各列延伸。各個存儲單元12位于字線14和位線16的交叉點上。為了簡化對裝置8的說明,僅示出相對較少數目的存儲單元12。實際上,陣列10可以是任意大小的。
裝置8包括行驅動器18,該行驅動器在讀操作期間把適當的電位加至所選字線14,并且在寫操作期間為所選字線14提供寫電流。裝置8還包括列驅動器20,用于在寫操作期間為所選位線16提供寫電流,并且在讀操作期間把所選位線16連接到讀出放大器(SA)。(所選存儲單元12位于所選字線14和所選位線16的交叉點處)。讀出放大器22讀取所選單元12的阻態(resistance?states),從而確定存儲在所選存儲單元12中的邏輯值。
讀出放大器22執行破壞性讀操作。例如,三次取樣破壞性讀操作包括檢測所選存儲單元12的阻態,將邏輯‘1’寫入所選的存儲單元12并且檢測該阻態,將邏輯‘0’寫入所選的存儲單元12并且檢測該阻態,比較這三個讀出的阻態,從而確定初始阻態是對應于邏輯‘1’還是邏輯‘0’。然后,執行第三次寫入一回寫,恢復所選存儲單元12的初始阻態。如果確定是邏輯‘1’,則將邏輯‘1’回寫到所選的存儲單元12;如果確定是邏輯‘0’,則把邏輯‘0’回寫到所選的存儲單元12。三次取樣破壞性讀操作的實例可在受讓人的美國專利第6188615號中找到。
可以同時檢測m個存儲單元12的阻態。例如,將第一列片段的k個相鄰位線16多路復用到第一讀出放大器22,將第二列片段的k個相鄰位線16多路復用到第二讀出放大器22,等等,直到將第M列片段的k個位線多路復用到第M個讀出放大器22(圖1中僅示出三個列片段)。通過同時操作所有M個讀出放大器22,可以并行地讀出總共M位。
裝置8還包括對應于各個列片段的多功能I/O電路24。各個I/O電路24具有第一輸入端(Sin)、第二輸入端(Dout)、第一輸出端(Sout)以及第二輸出端(Din)。各個第二輸入端(Dout)與相應的讀出放大器22的輸出端連接,并且各個第二輸出端(Din)與相應的列驅動器20的輸入端連接。I/O電路24的第一輸入端(Sin)和第一輸出端(Sout)以串聯方式連接而構成掃描鏈。掃描鏈中的第一I/O電路24的第一輸入端與一組掃描鏈端口28連接,并且掃描鏈中的最后一個I/O電路24的第一輸出端(Sout)與該組掃描鏈端口28連接。每組掃描端口28包括輸入掃描鏈端口和輸出掃描鏈端口。
圖1中僅示出單個掃描鏈。但是,裝置8可以具有多個并行工作的掃描鏈來增加I/O數據帶寬。例如,具有四條掃描鏈的裝置8會有四組掃描端口28。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于惠普公司,未經惠普公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/02105136.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:帳票識別方法
- 下一篇:治療含有雙微體DNA的細胞的組合物及方法





