[發明專利]多功能串行輸入/輸出電路

有效

• 申請號: 02105136.4
• 申請日: 2002-02-21
• 公開（公告）號: CN1383154A
• 公開（公告）日: 2002-12-04
• 發明（設計）人: F·A·佩爾納
• 申請（專利權）人: 惠普公司
• 主分類號: G11C11/15
• 分類號: G11C11/15;G11C7/10;G11C7/24
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 楊凱,王忠忠

1.一種隨機存取存儲裝置(8)，它包括：

存儲單元(12)的陣列；

多個驅動器(20)，每個驅動器(20)對應于所述存儲單元(12)的一個片段；

多個讀出放大器(22)，每個讀出放大器(22)對應于所述存儲單元(12)的一個片段；以及

多個I/O電路(24)，每個I/O電路(24)對應于所述存儲單元(12)的一個片段，每個I/O電路(24)包括具有第一輸出端和耦合到所述對應的讀出放大器(22)的輸出端的第一輸入端的第一寄存器(112)、具有耦合到所述第一輸出端的第二輸入端的第二寄存器(114)、以及具有耦合到所述第一輸出端的第三輸入端的第三寄存器(116)，所述第三寄存器(116)具有耦合到所述對應的驅動器(20)的輸入端的第三輸出端。

2.如權利要求1所述的裝置，其特征在于，所述I/O電路(24)具有連接到掃描鏈中的串行輸入端(Sin)和輸出端(Sout)。

3.如權利要求2所述的裝置，其特征在于，每個I/O電路(24)還包括在所述第二寄存器(114)的輸出端與所述串行輸出端(Sout)之間的反相器(132)，通過該反相器，所述掃描鏈中每隔一個I/O電路(24)存儲反相的值。

4.如權利要求1所述的裝置，其特征在于，每個I/O電路(24)還包括邏輯門(136)，用于把來自所述對應的讀出放大器(22)的數據與存儲在所述第三寄存器(116)中的數據相比較，所述邏輯門(136)的輸出端通過布線(138)連接成“或”(OR)標記(140)。

5.如權利要求1所述的裝置，其特征在于還包括用于產生I/O電路的全局控制信號的控制器(26)。

6.如權利要求5所述的裝置，其特征在于，每個I/O電路(24)包括用于將所述第一輸出端與所述第二輸入端耦合的第一傳輸門(120)、以及用于將所述第一輸出端與所述第三輸入端耦合的第二傳輸門(122)，所述控制信號使所述第一傳輸門(120)在第一工作方式期間、將所述第一寄存器(112)的輸出移位到所述第二寄存器(114)中，使所述第二傳輸門(122)在第二工作方式期間、將所述第一寄存器(112)的所述輸出移位到所述第三寄存器(116)中，以及使所述第二傳輸門(122)在第三工作方式期間、隔離所述第三寄存器(116)。

7.如權利要求5所述的裝置，其特征在于，每個I/O電路(24)還包括響應所述控制器、用來直接對所述第三寄存器寫入的裝置(128，130)。

8.如權利要求1所述的裝置，其特征在于，所述讀出放大器(22)執行破壞性讀操作。

9.如權利要求1所述的裝置，其特征在于，所述裝置(8)是一種磁隨機存取存儲器(MRAM)裝置。