[發明專利]減少了刷新工作時的功耗的半導體存儲器

無效

• 申請號: 02104679.4
• 申請日: 2002-02-10
• 公開（公告）號: CN1391228A
• 公開（公告）日: 2003-01-15
• 發明（設計）人: 坪內彌生;伊藤孝
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: G11C11/401
• 分類號: G11C11/401;G11C11/406
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 楊凱,葉愷東

(一)技術領域

本發明涉及半導體存儲器，更特定地說，涉及可減少刷新時的功耗的動態隨機存取存儲器(DRAM)。

(二)背景技術

圖15是示出了進行現有的同步DRAM的行激活時序控制的控制電路508的結構的框圖。

參照圖15，控制電路508接受控制信號int.ZRAS、int.ZCAS、int.ZWE、int.ZCS和內部存儲體地址信號int.BA<0：1>，輸出行地址譯碼信號RADE<0：3>、字線觸發信號RXT<0：3>、讀出放大器激活信號SON<0：3>和刷新時的內部地址Q。再有，附在信號名之前的“Z”表示是L激活(低電平激活)的信號。

控制電路508包含：指令譯碼電路552，接受控制信號int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，這些信號的組合檢測出指令；以及刷新控制部554，根據指令譯碼電路552的輸出，進行刷新控制。

控制電路508還包含：存儲體選擇部556，根據內部存儲體地址信號int.BA<0：1>來選擇指令譯碼電路552的輸出；以及存儲體選擇部560，根據內部存儲體地址信號int.BA<0：1>來選擇刷新控制部554的輸出。

控制電路508還包含：“或非”電路558，接受存儲體選擇部556輸出的信號ACT<0：3>和存儲體選擇部560輸出的信號AREF<0：3>，輸出信號ZRASE<0：3>；以及控制電路562，根據ZRASE<0：3>，輸出行地址譯碼信號RADE<0：3>、字線觸發信號RXT<0：3>和讀出放大器激活信號SON<0：3>。

指令譯碼電路552包含：激活指令譯碼器572，接受控制信號int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，檢測出激活指令；自動刷新指令譯碼器574，接受控制信號int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，檢測出自動刷新指令；以及自刷新指令譯碼器576，接受控制信號int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，檢測出自刷新指令。

刷新控制部554包含：自刷新定時器580，根據自刷新指令譯碼器576輸出的信號SREF，每隔一定周期使信號RINGOUT激活；刷新工作控制電路582，根據自動刷新指令譯碼器574的輸出和信號RINGOUT，輸出信號AREFS；1個單拍脈沖發生電路584，根據信號AREFS，輸出信號REFA；以及內部地址計數器586，根據信號REFA，對刷新時的內部地址Q進行向上計數。

控制電路562包含：行相關控制電路564，根據信號ZRASE<0>，輸出行地址譯碼信號RADE<0>、字線觸發信號RXT<0>和讀出放大器激活信號SON<0>；行相關控制電路566，根據信號ZRASE<1>，輸出行地址譯碼信號RADE<1>、字線觸發信號RXT<1>和讀出放大器激活信號SON<1>；行相關控制電路568，根據信號ZRASE<2>，輸出行地址譯碼信號RADE<2>、字線觸發信號RXT<2>和讀出放大器激活信號SON<2>；以及行相關控制電路570，根據信號ZRASE<3>，輸出行地址譯碼信號RADE<3>、字線觸發信號RXT<3>和讀出放大器激活信號SON<3>。

圖16是示出圖15中的行相關控制電路564的結構的電路圖。

參照圖16，行相關控制電路564包含：信號發生部632，根據信號ZRASE，輸出行地址譯碼信號RADE；信號發生部634，根據信號ZRASE和信號RADE，輸出信號RXT；以及信號發生部636，根據信號RXT，輸出讀出放大器激活信號SON、/SON。

信號發生部632包含：延遲級640，使讀出放大器激活信號SON延遲；倒相器638，接受信號ZRASE并使其反轉；以及“或”電路642，接受延遲級640和倒相器638的輸出，輸出信號RADE。

延遲級640包含接受讀出放大器激活信號SON的串聯連接的倒相器644、646。