[發明專利]半導體裝置及其制造方法

有效

• 申請號: 02103206.8
• 申請日: 2002-01-30
• 公開（公告）號: CN1369915A
• 公開（公告）日: 2002-09-18
• 發明（設計）人: 谷口敏光;森真也;石部真三;鈴木彰
• 申請（專利權）人: 三洋電機株式會社
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 楊凱,梁永

(一)技術領域

本發明涉及半導體裝置及其制造方法，更詳細地說，涉及使用了LOCOS法的CMOS工藝中的CMOS晶體管結構及其制造方法。

(二)背景技術

以下，一邊參照附圖，一邊說明現有的半導體裝置及其制造方法。

在圖19中，51是半導體襯底(P-sub)，在該襯底51內形成N型阱(NW)52和P型阱(PW)53，構成了在該N型阱52上經第1柵氧化膜54A形成第1柵電極55A、在該柵電極55A的附近形成了第1(P型的)源、漏層56的第1(P溝道型的)MOS晶體管，構成了在上述P型阱53上經第2柵氧化膜54B形成第2柵電極55B、在該柵電極55B的附近形成了第2(N型的)源、漏層57的第2(N溝道型的)MOS晶體管。此外，58是元件隔離膜。

以下，如果說明上述半導體裝置的制造方法，則首先如圖20中所示，在上述襯底51的規定區域(P型阱53形成區)上形成襯墊氧化膜60和氮化硅膜61后，以該襯墊氧化膜60和氮化硅膜61為掩模，在襯底表面上注入磷離子(³¹P⁺)，形成離子注入層62。

接著，如圖21中所示，以上述氮化硅膜61為掩模，利用LOCOS法在襯底表面上進行場氧化，形成LOCOS膜63。此時，在LOCOS膜63形成區下，已被注入的磷離子被擴散到襯底內部，形成N型層64。

其次，如圖22中所示，在除去了襯墊氧化膜60和氮化硅膜61后，以上述LOCOS膜63為掩模，在襯底表面上注入硼離子(¹¹B⁺)，形成離子注入層65。

然后，如圖23中所示，在除去了LOCOS膜63后，使注入到上述襯底51中的各雜質離子進行熱擴散，形成N型阱52和P型阱53。

接著，如圖24中所示，在N型阱52和P型阱53的邊界線上形成了元件隔離膜58后，在該元件隔離膜58以外的區域中形成柵氧化膜54，在其上形成導電膜55。再者，通過對該導電膜55進行構圖，在上述N型阱52上經第1柵氧化膜54A形成第1柵電極55A，同樣，在上述P型阱53上經第2柵氧化膜54B形成第2柵電極55B。

然后，在上述第2?MOS晶體管形成區上形成了抗蝕劑膜的狀態下，通過以上述第1柵電極55A為掩模進行離子注入，在該第1柵電極55A的附近形成P型的源、漏層56，構成第1?MOS晶體管，在該第2柵電極55B的附近形成N型的源、漏層57，構成第2?MOS晶體管。

在此，在上述CMOS的結構中，由于為了分開作成N型阱52和P型阱53而利用了LOCOS法，故在除去了LOCOS膜63的區域中形成的N型阱52的位置比P型阱53的位置低(參照圖23)。

因此，如圖24中所示，在發生了這樣的臺階差的區域中，在對柵氧化膜54上的導電膜55進行構圖來形成柵電極時，為了防止因駐波引起的線寬離散性，此外，為了防止在臺階差部中的光暈，在抗蝕劑膜67下涂敷了有機薄膜66(BARC：底部防反射涂層)作為防反射膜。

但是，由于用旋轉涂敷法涂敷上述有機BARC，故在臺階差的低的部分處變厚，在臺階差的高的部分處變薄(參照圖24)。因此，在用干法刻蝕對微細的(例如，0.35微米)BARC進行加工時，由于在臺階差的低的部分和臺階差的高的部分處BARC的厚度不同，故在臺階差的低的部分的柵電極和臺階差的高的部分的柵電極的線寬尺寸方面產生了差別。此外，在圖25中示出了因BARC刻蝕量不足而在臺階差的低的部分留下BARC的狀態(有機薄膜66A與有機薄膜66B的寬度尺寸是同等的)，在圖26中示出了由于在BARC刻蝕量方面存在差別(與有機薄膜66C相比，有機薄膜66D的寬度尺寸較細(有機薄膜66的刻去量X1＜X2))故在柵電極的線寬方面產生了差別(臺階差的高的部分的線寬變細)的狀態。

(三)發明內容

因此，本發明的半導體裝置是鑒于上述課題而完成的，在以一種導電類型的半導體襯底上的臺階差部為邊界形成了一種導電類型和相反的導電類型的半導體層的半導體裝置中，其特征在于：在臺階差的低的部分上形成的上述一種導電類型的半導體層或上述相反的導電類型的半導體層的任一方中形成了具有第1線寬的第1晶體管，在臺階差的高的部分上形成的上述一種導電類型的半導體層或上述相反的導電類型的半導體層的任一方中形成了具有比第1晶體管的線寬粗的第2線寬的第2晶體管。