[發明專利]半導體存儲器裝置及信息處理系統

無效

• 申請號: 02102432.4
• 申請日: 2002-01-21
• 公開（公告）號: CN1377040A
• 公開（公告）日: 2002-10-30
• 發明（設計）人: 內田敏也;小林広之
• 申請（專利權）人: 富士通株式會社
• 主分類號: G11C11/401
• 分類號: G11C11/401;G06F12/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 馮賡宣

1.一種具有n(n＞1)個存儲體的半導體存儲器裝置，包含：

地址輸入電路，用于接收輸入的地址；

讀出電路，用于從m(≤n)個存儲體中順序讀出數據，該數據對應于經由所述地址輸入電路輸入的一個地址；以及

數據輸出電路，用于把所述讀出電路從m個存儲體讀出的數據作為集合數據輸出到外部。

2.根據權利要求1的半導體存儲器裝置，其中所述讀出電路以預先確定的時間間隔順序地從m個存儲體中讀取數據，從而不發生數據擁塞。

3.根據權利要求1的半導體存儲器裝置，還包含輸出數據量設置電路，該電路用于設置要從所述數據輸出電路輸出的數據量，而且

其中所述讀出電路從與所述輸出數據量設置電路設置的數據量相對應的多個存儲體中順序讀取數據。

4.根據權利要求1的半導體存儲器裝置，還包含自動預加載電路，該電路用于在所述每個存儲體存取結束后對所述每個存儲體進行自動預加載。

5.一種信息處理系統，包括具有n(n＞1)個存儲體的半導體存儲器裝置和控制該半導體存儲器裝置的控制裝置，其中

所述半導體存儲器裝置包含：

讀出電路，用于從m(≤n)個存儲體中順序讀出數據，該數據對應于地址輸入電路輸入的一個地址；以及

數據輸出電路，用于把所述讀出電路從m個存儲體讀出的數據作為集合數據輸出到外部，而且

所述控制裝置包含：

控制電路，用于根據由所述讀出電路的讀周期確定的周期時間來控制所述半導體存儲器裝置；以及

存取禁止電路，用于根據正被所述讀出電路從其中讀取數據的存儲體來禁止對一預先確定的存儲體進行存取。

6.一種半導體存儲器裝置，包含

多個被賦予相同地址的存儲器存儲體，響應一個寫命令相同的數據被寫入所述存儲器存儲體；以及

存儲體選擇電路，用于響應一個讀命令選擇所述存儲器存儲體其中之一，并用于響應寫命令順序選擇所述存儲器存儲體，從而使所述存儲器存儲體以錯開的方式各自開始寫操作。

7.根據權利要求6的半導體存儲器裝置，其中所述存儲體選擇電路包括移位寄存器，其用于與讀命令和寫命令同步地順序啟動存儲體選擇信號以選擇各存儲器存儲體。

8.根據權利要求7的半導體存儲器裝置，還包含寫定時發生器電路，該電路用于響應寫命令產生寫定時信號以執行寫操作，其產生的次數對應于所述存儲器存儲體的個數，而且

其中在寫操作過程中，所述存儲體選擇電路與寫定時信號同步地順序啟動存儲體選擇信號。

9.根據權利要求6的半導體存儲器裝置，還包含數據寄存器，其用于保持伴隨寫命令提供的寫數據，而且

其中響應該寫命令，將伴隨前一個寫命令并由所述數據寄存器保持的寫數據寫入所述存儲器存儲體。

10.根據權利要求9的半導體存儲器裝置，還包含：

地址寄存器，用于保持伴隨寫命令提供的寫地址；

地址比較器電路，用于在讀操作過程中把伴隨讀命令提供的讀地址與所述地址寄存器保持的寫地址進行比較，如果該讀地址與該寫地址符合，則輸出一個符合信號；以及

數據切換電路，響應接收的符合信號，輸出由所述數據寄存器保持的寫數據作為讀出數據。