[發明專利]半導體器件和該器件的制造方法

有效

• 申請號: 01805025.5
• 申請日: 2001-12-13
• 公開（公告）號: CN1401139A
• 公開（公告）日: 2003-03-05
• 發明（設計）人: 梅林拓
• 申請（專利權）人: 索尼公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波,侯宇

技術領域

本發明涉及一種半導體器件和制造該器件的方法；更具體地說，涉及一種DRAM(動態隨機存取存儲器)和邏輯元件混合地制造在器件上的半導體器件與這種器件的制造方法。

背景技術

半導體制造商每年都在快速開發微型制造工藝方面進行競爭。半導體器件的制造力圖開發一種復雜的器件，其DRAM具有大的容量，和邏輯元件能夠高速驅動，二者均制造在一塊芯片上。作為這種器件的一個例子，在基片上設置DRAM的存儲器單元的柵極，使這些柵極彼此堆積起來。為了除去存儲器單元晶體管的擴散層，引入了所謂的自動對準觸點，而邏輯元件則不使用自動對準觸點。

然而，在堆積式DRAM中，會出現各種問題。

為了保持晶體管的性能，隨著DRAM存儲器單元尺寸的減小，基片密度變得越來越大。結果，DRAM部分上的接點泄漏越來越嚴重。這樣，很難抑止兆位級的DRAM的接點泄漏。換句話說，難以保持容易控制的DRAM的數據保存特性。因而，除了增加每一代器件的電容器電容之外，沒有其他的解決方法。

另外，隨著DRAM單元尺寸的減小，擴散層和露頭電極之間的接觸面積也變小。由于這樣，擴散層和露頭電極的接觸電阻，每轉換一代就以二倍的速率增加。在0.1微米或更小的一代器件中，接觸電阻達到幾千歐，這將會影響存儲器單元的晶體管的接通電阻。因此，接觸電阻的散布不但影響存儲器單元的晶體管，而且嚴重影響DRAM的工作。因此，要求建立更精確的制造工藝。

另外，隨著DRAM單元尺寸的減小，當器件升級換代時，存儲器單元晶體管的柵極電極和在該柵極電極旁邊形成的擴散層的露頭電極之間的層間絕緣距離變小。當制造兆位級的DRAM時，為了保證絕緣耐電壓，層間絕緣的臨界距離應為20～30納米(nm)。由于這樣，在制造0.1微米或更小的一代DRAM時，很難形成層間絕緣距離等于或小于耐電壓極限的距離的擴散層的露頭電極。

另一方面，在邏輯單元中形成的晶體管的性能也明顯地改進。對于尺寸為0.1微米或更小的一代邏輯晶體管，要求形成柵極長度為50～70納米(nm)的非常薄的薄膜，和1.5nm或更薄的柵極絕緣薄膜。如果所要求的薄膜厚度減小至這個厚度以下，則使用由于其優良性能通常被采用的二氧化硅(SiO₂)變得困難，這時必需使用新的絕緣薄膜，例如：二氧化鋯、氧化鉿、氧化鉭、氧化鋁、BST(BaTiO₃和SrTiO₃的復合晶體)的薄膜。

當制造由上述氧化鋯、氧化鉿、氧化鉭、氧化鋁、BST等絕緣材料制成的柵極絕緣薄膜時，為了避免激活擴散層所需要的熱處理的影響，或由于在形成柵極電極時產生的等離子體造成的損壞，提出了一種替換柵極電極的方法。利用該方法，在形成擴散層以后，要更換一個虛擬的柵極圖形電極。在該替換柵極電極結構中，由于在制造通常的多晶硅柵極電極時出現問題的抑止耗盡問題的影響，應該使用熱阻較低的上述材料。

另外，上述替換柵極的制造過程包括一個利用化學機械拋光法(以后將化學機械拋光稱為CMP)將虛擬的柵極圖形的上表面露出的步驟。因此，上述替換柵極的制造過程，使得與堆疊式的DRAM單元的匹配性質不能令人滿意。該堆疊式DRAM單元在柵極電極的上部形成一個帶有自動對準觸點的電容器。

如上所述，雖然當前的工藝在制造當前這一代0.18微米的器件中勉強可用，但在將來0.1微米或更小的一代器件制造中，需要有一些對策。為了保持芯片的性能趨勢，需要對堆疊式DRAM的結構作重大改進。

發明概述

根據本發明，提供了一種可以解決上述問題的半導體器件及其制造方法。

本發明的半導體器件為一種存儲器元件和邏輯元件作在同一塊半導體基片上的半導體器件，存儲器元件的晶體管包括：一個穿過柵極絕緣薄膜埋入在該半導體基片上形成的溝槽內的柵極電極；和在該半導體基片表面側的溝槽側壁上形成的一個擴散層，設置一個與該擴散層連接的露頭電極，使得該露頭電極穿過在該柵極電極上的一個絕緣薄膜，覆蓋該柵極電極。

另外，根據本發明提供了一種半導體器件，在該半導體基片上形成一個元件隔開區域；和形成一個與柵極電極連接的字線，使該字線與在半導體基片和元件隔開區域上形成的溝槽中的柵極電極連接。