[發明專利]非易失存儲器高速讀出用基準單元

無效

• 申請號: 01801049.0
• 申請日: 2001-05-14
• 公開（公告）號: CN1366677A
• 公開（公告）日: 2002-08-28
• 發明（設計）人: S·帕塔克;J·E·佩恩;J·帕塔克
• 申請（專利權）人: 愛特梅爾股份有限公司
• 主分類號: G11C16/28
• 分類號: G11C16/28;G11C7/06;G11C7/14
• 代理公司: 上海專利商標事務所
• 代理人: 趙國華

1.一種讀出放大器用基準電壓發生器，其特征在于，包括：

與所述讀出放大器耦合的一基準電壓輸出結點；

用于接收一經過控制的電壓電位的電壓輸入結點；和

第一MOS基準單元，具有第一漏極區、第一源極區、第一控制柵極、第一多晶硅柵極、第一溝道區、第一隧道氧化物以及第一柵極氧化物，所述第一漏極區和所述第一源極區位于所述第一溝道區的相對側，所述第一多晶硅柵極由所述第一隧道氧化物與所述第一溝道區分開，所述第一柵極氧化物夾在所述第一控制柵極和所述第一多晶硅柵極之間，所述第一漏極區與所述基準電壓輸出結點耦合，所述第一源極區與第一基準電力干線耦合，所述電壓輸入結點與所述第一控制柵極和所述第一多晶硅柵極兩者耦合，所述經過控制的電壓電位處于有效狀態以便激活所述第一MOS基準單元；以及

將所述第一控制柵極與所述第一多晶硅柵極連接的通道。

2.如權利要求1所述的基準電壓發生器，其特征在于，還具有一有選擇地將所述第一漏極區與所述基準電壓輸出結點隔離并有選擇地將所述第一漏極區與所述基準電壓輸出結點耦合的第一選擇開關。

3.如權利要求2所述的基準電壓發生器，其特征在于，所述第一選擇開關是一MOS晶體管。

4.如權利要求2所述的基準電壓發生器，其特征在于，所述讀出放大器在每次讀出操作期間與一目標數據存儲單元耦合，所述目標數據存儲單元為一諸行諸列數據存儲單元的存儲器陣列的一部分，所述讀出放大器處于有效狀態以便將所述目標數據存儲單元的第一電流測定結果與所述基準電壓輸出結點的第二電流測定結果相比較，并響應所述第一電流測定結果大于所述第二電流測定結果提供第一輸出邏輯狀態，響應所述第一電流測定結果小于所述第二電流測定結果提供第二輸出邏輯狀態；

所述第一選擇開關進一步處于有效狀態以便響應所述目標數據存儲單元處于所述存儲器陣列中偶數行內將所述第一MOS基準單元與所述基準電壓輸出結點隔離，并處于有效狀態以便響應所述目標數據存儲單元處于所述存儲器陣列中奇數行內將所述第一基準單元與所述基準電壓輸出結點耦合。

5.如權利要求4所述的基準電壓發生器，其特征在于，所述基準電壓發生器進一步包括第二MOS基準單元，具有第二漏極區、第二源極區、第二控制柵極、第二多晶硅柵極、第二溝道區、第二隧道氧化物以及第二柵極氧化物，所述第二漏極區和所述第二源極區位于所述第二溝道區的相對側，所述第二多晶硅柵極由所述第二隧道氧化物與所述第二溝道區分開，所述第二柵極氧化物夾在所述第二控制柵極和所述第二多晶硅柵極之間，所述第二漏極區有選擇地與所述基準電壓輸出結點耦合，所述第二源極區與所述基準電力干線耦合，所述電壓輸入結點與所述第二控制柵極和所述第二多晶硅柵極兩者連接，所述經過控制的電壓電位處于有效狀態以便激活所述第二MOS基準單元；以及

當所述第一選擇晶體管將所述第一MOS基準單元與所述輸出結點隔離時所述第二MOS基準單元便與所述輸出結點耦合。

6.如權利要求5所述的基準電壓發生器，其特征在于，所述第一和第二溝道區按直排方式形成在單個襯底上。

7.如權利要求5所述的基準電壓發生器，其特征在于，進一步包括第二選擇開關、反相器以及單元選擇控制輸入線，

所述第二選擇開關耦合在所述第二漏極區和所述基準電壓輸出結點兩者之間，

所述反相器具有一反相輸入端和一反相輸出端，所述單元選擇控制線與所述反相輸入端和所述第一開關的控制輸入端兩者耦合，所述反相輸出端與所述第二開關的控制輸入端耦合，所述選擇控制輸入線處于有效狀態以便某一時刻僅使所述第一和第二開關其中之一閉合。

8.如權利要求7所述的基準電壓發生器，其特征在于，所述第一和第二選擇開關為MOS晶體管，所述選擇控制輸入線與所述第一選擇開關的控制柵極直接耦合，所述反相輸出端與所述第二選擇開關的控制柵極耦合。

9.如權利要求4所述的基準電壓發生器，其特征在于，進一步包括用于確定所述目標數據存儲單元何時處于所述存儲器陣列內奇數行并確定所述目標存儲單元何時處于所述存儲器陣列內偶數行的行檢測電路，所述第一選擇開關響應所述行檢測電路。

10.如權利要求9所述的基準電壓發生器，其特征在于，所述行檢測電路為一通過耦合選擇所述存儲器陣列內一行數據存儲單元的x-譯碼器。