[發明專利]用于SONET的帶內FEC編碼器

無效

• 申請號: 01143829.0
• 申請日: 2001-12-14
• 公開（公告）號: CN1361604A
• 公開（公告）日: 2002-07-31
• 發明（設計）人: 邁克·雷;克拉拉·巴龍塞利
• 申請（專利權）人: 美國阿爾卡塔爾資源有限合伙公司
• 主分類號: H04B10/12
• 分類號: H04B10/12;H03M13/00
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 李德山

1.一種帶內FEC編碼器，包括：

多個位編碼器，用以接收具有額外開銷的數據；

一個用以生成校驗位的校驗位生成器電路；

一個控制器，可控制地耦合到所述位編碼器以及所述的校驗位生成器，所述的控制器將所述的校驗位插入到所述數據的額外開銷中。

2.根據權利要求1的編碼器，其中所述的數據額外開銷具有一個段開銷(SOH)以及行開銷(LOH)，其中所述的校驗位由所述的控制器插入到所述的SOH以及LOH中。

3.根據權利要求1的編碼器，還包括一個檢驗位插入電路，其響應于所述的控制器，并且將所述校驗位插入到所述的數據額外開銷中。

4.根據權利要求2的編碼器，其中所述的校驗位插入電路包括一個第一電路，以及一個第二電路，該第二電路隨第一電路而變化，以將所述的校驗位插入到所述的SOH以及LOH。

5.根據權利要求1的編碼器，還包括一個選擇模式電路，用以選擇性地控制所述編碼的模式。

6.根據權利要求5的編碼器，其中所述的選擇模式電路具有一個編碼所述的第一模式，具有編碼時延關閉編碼的第二模式，以及無編碼時延關閉編碼的第三模式。

7.根據權利要求1的編碼器，其中所述的位編碼器并行配置，以便所述的編碼器時延少于15ms。

8.根據權利要求1的編碼器，其中所述的校驗位生成器包括一個第一線性反饋移位積存器(LFSR)。

9.根據權利要求8的編碼器，還包括一個響應于所述第一LFSR的第二LFSR。

10.根據權利要求9的編碼器，其中所述第一LFSR和所述第二LFSR工作于并行模式或者1位串行模式。

11.根據權利要求9的編碼器，其中所述第一LFSR和所述第二LFSR被這樣配置，即所述的數據可以被連續地移入所述的第一LFSR，并且轉儲到所述第二LFSR中，同時所述的校驗位同時地產生并插入。

12.根據權利要求11的編碼器，其中所述的第一LFSR被配置成移入所述的數據，并且將所述數據轉儲到所述第二LFSR中，其中所述第二LFSR用于移入所述的校驗位。

13.根據權利要求12的編碼器，其中所述的第一LFSR和第二LFSR使用多個多項式函數以及模2數學運算。

14.根據權利要求13的編碼器，包括3個所述的多項式函數。

15.根據權利要求1的編碼器，其中所述的編碼器滿足SDH標準的性能規范。

16.根據權利要求1的編碼器，其中所述的編碼器利用OC-48以及OC-192數據工作。

17.一種執行帶內前向糾錯(FEC)的方法，包括步驟：

a)將具有額外開銷的數據移入編碼器中；

b)為所述數據生成多個校驗位；

c)將所述校驗位插入所述數據額外開銷中。

18.根據權利要求17的方法，還包括步驟：連續地將所述數據移入所述的編碼器，同時生成所述的校驗位，并且將所述校驗位插入到所述額外開銷中。

19.根據權利要求17的方法，其中所述的方法遵守SDK標準。

20.根據權利要求19的方法，其中所述的額外開銷具有一個段開銷(SOH)以及行開銷(LOH)，還包括將校驗位插入到所述的SOH以及LOH中的步驟。

21.根據權利要求17的方法，還包括步驟：利用一個響應于控制器的檢驗位插入模塊，將所述校驗位插入到所述數據額外開銷中。

22.根據權利要求21的方法，還包括步驟：使用一個校驗位插入電路，將所述校驗位插入到所述SOH以及LOH中，其中該校驗位插入電路包括一個第一電路，以及隨著第一電路變化的第二電路。

23.根據權利要求17的方法，還包括步驟：使用一個用于選擇性地控制所述編碼模式的選擇模式電路，以及使用一個線性反饋移位積存器(LFSR)來生成所述的校驗位。

24.根據權利要求17的方法，還包括選擇性地控制所述編碼時延的步驟。