[發明專利]用于掃頻和固定頻率系統中的寬跟蹤范圍、自動測距和低抖動鎖相環路無效
| 申請號: | 01136299.5 | 申請日: | 2001-10-15 |
| 公開(公告)號: | CN1363993A | 公開(公告)日: | 2002-08-14 |
| 發明(設計)人: | 托馬斯·M·克納 | 申請(專利權)人: | 布魯克哈文科學協會 |
| 主分類號: | H03L7/08 | 分類號: | H03L7/08 |
| 代理公司: | 北京康信知識產權代理有限責任公司 | 代理人: | 余剛 |
| 地址: | 美國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 固定 頻率 系統 中的 跟蹤 范圍 自動 測距 抖動 環路 | ||
本發明在政府支持下基于合同號為DE-AC02-98CH10886的文件制定,并獲美國能源部獎勵。政府在本發明中享有確定的權利。
發明領域
本發明是一種用于具有非常低的抖動的寬跟蹤范圍鎖相環路(“PLL”)的設備和方法。具體地說,本發明與用于編碼傳輸所要求的低相位噪音或零交叉抖動的PLL應用有關。本發明中的PLL將時鐘從編碼數據中分離出來,這樣恢復時鐘和數據的抖動都大大地減少了。這在要求精確相位、空間、時間的測量或控制的準確位置控制應用中非常有用。
技術背景
在通信、數字音頻和類似應用中經常需要在產生一個不受引入參考信號中各種相位和噪音源影響的新時鐘源的時候與一個外部時鐘或參考時鐘同步。為了使接收者接收并獲取數據,接收者需要有一個與發送者時鐘信號同步或相位差恒定的時鐘信號。
鎖相環路通常用于產生與另一個信號具有優選相位關系的信號。PLL仔細地調整其自身時鐘(本機振蕩器)并將其與一些外部信號(參考時鐘)進行精確校正。在串行數據通信和類似的應用中,參考時鐘經常被嵌入在數據位流中。時鐘恢復子系統中PLL的作用就是將其本機振蕩器與內嵌在數據流中的參考時鐘校正。接收器中的PLL環路可以將其本機時鐘信號頻率調整為參考信號頻率的整數倍,從而將兩個信號的相位校正。這樣就鎖定了參考信號和本機時鐘信號間的相位關系。一旦被適當地校正,本機振蕩器可以被用于計算數據流中的數位,在最不受噪音影響的區域中心點取樣每個數據波特。
如圖1所示,傳統PLL10提供電壓控制振蕩器(VCO)12和相位比較器或檢測器14相連接的反饋系統,這樣,振蕩器頻率和相位分別準確跟蹤外加頻率或頻率調制信號。在PLL中,來自相位比較器的錯誤信號為輸入信號和反饋信號之間的頻率或相位差。如果fin不等于fVCO,相位比較器14產生一個值為相位差的相位錯誤輸出信號。這個相位錯誤輸出信號,經過環路濾波器16的濾波并被放大器18放大后,使fVCO偏向fin方向。VCO最終“鎖定”在fin,以使fin與輸入信號保持一個固定的關系。
在此應用中,用于構建數據流的傳輸時鐘中的任何不完整性都會破壞PLL正確校正本機振蕩器的能力。傳輸時鐘中的這種不完整性有時可以被分為頻率偏移、漂移或如此處所用的“抖動”。抖動,作為PLL環路中的一個普遍性問題,可被定義為以連續振蕩器相位為參照的連續脈沖相位中的,引起輸出頻率中有害變化的突然的虛假變化。隨著輸入信號上抖動頻率的增加,PLL對帶寬的要求也相應地增加。因此,恢復時鐘的準確性限制了系統的性能。
隨著傳輸諸如數字數據、視頻或音頻等大量數據的更加復雜的服務的引入,通信網絡在保證數據質量的同時必須提供可預見的更好的性能。例如,在數字通信系統中,PLL應用中將可能提供一個與待解碼的被接收數字信號具有相同頻率和相位的“潔凈”的時鐘信號。典型的數字PLL設計中使用具有比引入的數據信號頻率高得多的參考時鐘,用以生成輸出時鐘。然而,這種方法,只能保證參考時鐘在一個時鐘周期內的相位鎖定。相位鎖定中的這種錯誤形成抖動。在傳統模擬PLL環路中,抖動通常是由對控制電壓和VCO噪音的濾波過程中產生的錯誤引起的。
一旦抖動污染了信號,抖動將在系統中傳播,而且往往在通過各種器件時被增加。因此,以往在對穩定性要求非常高的系統中PLL的應用很有限。例如,包含雷達振蕩器的系統要求非常高的穩定性,只能通過降低環路帶寬達到。這又降低了PLL的頻率跟蹤性能,降低了PLL振蕩器自身的理想特性。當PLL的環路增益為高時,壓入和鎖存時間短,但對噪音(內部和外部)的影響變高,導致輸出中較大的相位抖動和頻率抖動。另一方面,當PLL的環路增益為低并且帶寬很窄以去除噪音時,頻率偏移和原始相位差的壓入和鎖存能力變低,導致更窄的壓入和鎖存范圍。環路的窄帶寬不僅使達到大頻率偏移的鎖存狀態需要很長時間,而且在頻率擾動時鎖存狀態的保持上也會有困難。因此造成環路鎖定的困難和跟蹤與載波的損失。
因此需要通過對漂移至高帶寬區域的諧波的控制來構建一種具有相對較大帶寬的低抖動PLL。良好的諧波抑制在PLL中非常重要,因為這將影響環路特性(即穩定性、相位錯誤和抖動)。雖然不是很明顯,但帶有平衡代碼的諧波的存在并不依賴于可能引起對偽隨機代碼流錯誤鎖定的基波。因此,具有最優諧波抑制的PLL不僅對于減少傳輸端的抖動有利,也有助于在接收端和測量端濾去噪音和傳輸媒介引入的失真。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于布魯克哈文科學協會,未經布魯克哈文科學協會許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01136299.5/2.html,轉載請聲明來源鉆瓜專利網。





