[發明專利]用于掃頻和固定頻率系統中的寬跟蹤范圍、自動測距和低抖動鎖相環路

無效

• 申請號: 01136299.5
• 申請日: 2001-10-15
• 公開（公告）號: CN1363993A
• 公開（公告）日: 2002-08-14
• 發明（設計）人: 托馬斯·M·克納
• 申請（專利權）人: 布魯克哈文科學協會
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 余剛

1.一種寬跟蹤范圍鎖相環路(PLL)，包括：

????鎖定搜索控制邏輯電路，包括一個可編程窗口鑒頻器，可

編程窗口鑒頻器用于預置頻率窗口的上下頻率限制，以得到一

個可編程的頻率范圍，其中信號被鎖定以便從引入數據流中獲

取數據，還包括一個與所述鑒頻器相連的平衡代碼檢波電路，

用于在所述數據流中消除諧波。

2.根據權利要求1所述的PLL環路，還包括一個用于為所述鑒

頻器提供輸入參考信號的參考時鐘。

3.根據權利要求2所述的PLL環路，其中，所述參考時鐘從外

部固定時鐘和外部動態時鐘中選擇。

4.根據權利要求3所述的PLL環路，其中，所述外部固定時鐘

是一個石英參考時鐘。

5.根據權利要求3所述的PLL環路，其中，所述外部動態時鐘

是一個直接數字化同步時鐘。

6.根據權利要求2所述的PLL環路，還包括一個用于產生本機

時鐘信號的本機振蕩器，其中，將所述本機時鐘信號用作反饋

信號。

7.根據權利要求6所述的PLL環路，其中，所述本機振蕩器從

電壓控制振蕩器、電壓控制石英振蕩器和電壓控制多諧振蕩器

中選擇。

8.根據權利要求6所述的PLL環路，還包括一個與所述本機振

蕩器相連的2分振蕩器，用于產生一個具有50％占空比的低

抖動恢復時鐘。

9.根據權利要求6所述的PLL環路，還包括一個同步調制解碼

電路，其輸入來自所述本機振蕩器和所述數據流，用于將來自

數據流中的重新計時的數字輸入數據解調并恢復。

10.根據權利要求6所述的PLL環路，其中，所述鑒頻器包括一

個高頻閾值計數器和一個低頻閾值計數器，用以建立所述本機

時鐘信號周圍的閾值設置，其中每個所述高頻閾值計數器和低

頻閾值計數器按照獨立的預置除數劃分恢復參考時鐘信號。

11.根據權利要求10所述的PLL環路，其中，所述鑒頻器還包括

一個參考時鐘頻率計數器，按照預置除數劃分所述本機時鐘信

號，以生成參考時鐘信號。

12.根據權利要求11所述的PLL環路，其中，所述鑒頻器包括至

少一個頻率相位比較器，其輸入來自所述高頻閾值計數器和低

頻閾值計數器之一，所述比較器至少建立不引起發生所述參考

時鐘信號捕捉的最小頻率和最大頻率之一。

13.根據權利要求6所述的PLL環路，還包括與所述參考時鐘相

連的頻率相位比較器，用以產生對所述輸入參考信號的鎖定。

14.根據權利要求13所述的PLL環路，還包括一個與所述鎖定搜

索控制邏輯電路現連的自適應相位比較器，其中當所述輸入參

考信號和所述本機時鐘信號之間鎖定有效時，所述相位比較器

確定所述輸入參考信號和所述本機時鐘信號之間的相位差，并

產生一個與此相位差相對應的相位錯誤信號。

15.根據權利要求14所述的PLL環路，還包括一個與所述自適應

相位比較器和所述頻率相位比較器相連的微分環路濾波器，它

產生一個輸出到所述本機振蕩器的電壓控制信號，其中所述電

壓控制信號和所述相位錯誤信號相對應。

16.根據權利要求15所述的PLL環路，其中，所述微分環路濾波

器將所述電壓控制信號傳輸給所述本機振蕩器。

17.根據權利要求15所述的PLL環路，還包括一個短途傳輸媒介，

它為傳輸者提供了一個將引入數據流從傳輸源傳輸至所述

PLL環路的通道。

18.根據權利要求17所述的PLL環路，其中，短途傳輸媒介從同

軸和雙絞電纜和線路中的短途電纜長度中選擇。