[發明專利]可縮短測試時間的半導體存儲裝置無效
| 申請號: | 01132592.5 | 申請日: | 2001-09-07 |
| 公開(公告)號: | CN1363935A | 公開(公告)日: | 2002-08-14 |
| 發明(設計)人: | 伊藤孝 | 申請(專利權)人: | 三菱電機株式會社 |
| 主分類號: | G11C29/00 | 分類號: | G11C29/00 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 劉宗杰,梁永 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 縮短 測試 時間 半導體 存儲 裝置 | ||
技術領域
本發明涉及半導體存儲裝置,更具體地說,涉及在短時間內就可檢查動態隨機存取存儲器(DRAM)等的存儲器單元間接觸不良的半導體存儲裝置。
背景技術
圖18是表示以往半導體存儲裝置502的概略結構的方框圖。
參照圖18,半導體存儲裝置502包括:分別具有行列狀配置的多個存儲器單元的存儲器單元陣列14;接收地址信號A0~A12,然后輸出內部行地址X、內部列地址Y的地址緩沖器5;取入控制信號/OE、/RAS、/CAS、/WE,然后輸出內部控制信號INTZRAS、INTZCAS、INTZWE的控制信號輸入緩沖器6。
存儲器單元陣列14包括:行列狀配置的存儲器單元MC;與存儲器單元MC的行對應設置的多條字線WL;與存儲器單元MC的列對應設置的位線對BLP。圖18中,代表性地示出一個存儲器單元MC、一條字線WL和一個位線對BLP。
半導體存儲裝置502還包括控制電路8,控制電路8接收來自地址緩沖器5的內部地址信號,并且接收來自控制信號輸入緩沖器6的內部控制信號NTZRAS、INTZCAS、INTZWE,對各部件輸出控制信號。
控制電路8包括輸出下列信號的電路:接收內部控制信號NTZRAS、INTZCAS、INTZWE,激活讀出放大器的信號SO,和激活讀出放大器帶(band)的均衡電路的均衡信號BLEQ。
半導體存儲裝置502還包括對地址緩沖器5提供的行地址信號X進行解碼的解碼器510。解碼器510包括用于把存儲器單元陣列14內部的被指定地址的行(字線)向選擇狀態驅動的字驅動器。
半導體存儲裝置502還包括對地址緩沖器5提供的內部列地址Y進行解碼,產生列選擇信號的列解碼器12;和配置多個讀出放大器的讀出放大器帶516,該讀出放大器進行與存儲器單元陣列14的選擇行連接的存儲器單元MC的數據的檢測和放大。
半導體存儲裝置502還包括:接收來自外部的寫入數據,生成內部寫入數據的輸入緩沖器22;放大來自輸入緩沖器22的內部寫入數據,向選擇存儲器單元傳輸的寫驅動器;放大從選擇存儲器單元讀出的數據的前置放大器;對來自該前置放大器的數據再進行緩沖處理,然后輸出到外部的輸出緩沖器20。
圖18中,前置放大器和寫驅動器作為一個部件即部件18示出。
圖19是表示圖18中行解碼器510結構的電路圖。
參照圖19,行解碼器510包括:對行地址中低位的2比特進行前置解碼的前置解碼器532;對行地址中低位2比特之外的其余位進行解碼的前置解碼器536;根據前置解碼器532、536的輸出選擇字線的主解碼器538。
前置解碼器532接收與行地址中低位2比特對應的信號RA0、RA1,和分別與信號RA0、RA1互補的信號ZRA0、ZRA1。前置解碼器536接收與低位2比特之外的其余地址對應的信號RA2、RA12,和分別與信號RA2~RA12互補的信號ZRA2~ZRA12。
前置解碼器532包括:接收信號ZRA0、ZRA1的NAND電路540;接收NAND電路540的輸出并使其顛倒,然后輸出前置解碼信號X0的倒換器542;接收信號RA0、ZRA1的NAND電路544;接收NAND電路544的輸出并使其顛倒,然后輸出前置解碼信號X1的倒換器546。
前置解碼器532還包括:接收信號ZRA0、RA1的NAND電路548;接收NAND電路548的輸出并使其顛倒,然后輸出前置解碼信號X2的倒換器550;接收信號RA0、RA1的NAND電路552;接收NAND電路552的輸出并使其顛倒,然后輸出前置解碼信號X3的倒換器554。
前置解碼器536包括分別輸出前置解碼信號RX0、RX1、...、RX2047的前置解碼電路556、558、...、560。
前置解碼電路556包括:接收信號ZRA2~ZRA12的NAND電路562;接收NAND電路562的輸出并使其顛倒,然后輸出前置解碼信號RX0的倒換器564。
前置解碼電路558包括:接收信號RA2和信號ZRA3~ZRA12的NAND電路566;接收NAND電路566的輸出并使其顛倒,然后輸出前置解碼信號RX1的倒換器568。
前置解碼電路560包括:接收信號RA2~RA12的NAND電路570;接收NAND電路570的輸出并使其顛倒,然后輸出前置解碼信號RX2047的倒換器572。
主解碼器38包括:激活分別與前置解碼信號RX0、RX1、...、RX2047對應的字線的解碼電路72、74、...、76。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三菱電機株式會社,未經三菱電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01132592.5/2.html,轉載請聲明來源鉆瓜專利網。





