[發(fā)明專利]一種閃存的結(jié)構(gòu)

無效

• 申請?zhí)枺?/td>: 01129533.3
• 申請日: 2001-06-25
• 公開（公告）號: CN1393934A
• 公開（公告）日: 2003-01-29
• 發(fā)明（設(shè)計）人: 謝榮裕;林經(jīng)祥
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/105;H01L27/115
• 代理公司: 北京集佳專利商標(biāo)事務(wù)所
• 代理人: 王學(xué)強(qiáng)

本發(fā)明是有關(guān)于一種內(nèi)存的結(jié)構(gòu)，特別有關(guān)于一種閃存(FlashMemory)的結(jié)構(gòu)。

近來由于便攜式電子產(chǎn)品需求增多，閃存的需求明顯增加。由于其技術(shù)日趨成熟，成本下降，不僅刺激了購買意向，而且有新的市場應(yīng)用。近來發(fā)展的閃存結(jié)構(gòu)的可電除且可編程只讀存儲器已具有較快的存取速度。數(shù)字照相機(jī)的底片、個人隨身電子記事簿的內(nèi)存、個人MP3隨身聽、電子答錄裝置、可程序IC等等均是閃存應(yīng)用的市場。

典型的閃存是以摻雜的復(fù)晶硅制作浮置柵極(Floating?Gate)與控制柵極(Control?Gate)。當(dāng)內(nèi)存進(jìn)行編程(Program)時，適當(dāng)?shù)木幊屉妷悍謩e加到源極區(qū)、漏極區(qū)與控制柵極上，電子將由源極區(qū)經(jīng)由信道(Channel)流向漏極區(qū)。在此過程中，將有部分的電子會穿過復(fù)晶硅浮置柵極層下方的遂穿氧化層(Tunneling?Oxide)，進(jìn)入并且會均勻分布在整個復(fù)晶硅浮置柵極層之中，此種電子穿越遂穿氧化層進(jìn)入復(fù)晶硅浮置柵極層的現(xiàn)象，稱為穿隧效應(yīng)(Tunneling?Effect)。穿隧效應(yīng)可以分成兩種情況，一種稱為信道熱電子注入(Channel?Hot-ElectronInjection)，另一種稱為Fowler-Nordheim穿隧(FN?Tunneling)。通常閃存是以信道熱電子編程，并且通過源極旁邊或信道區(qū)域以Fowler-Nordheim遂穿抹除。但是，若復(fù)晶硅浮置柵極層下方的穿隧氧化層有缺陷(Weak?Point)存在，則容易造成組件的漏電流，影響組件的可靠度。

為了解決閃存組件漏電流的問題，目前的作法是在基底上先形成一電荷陷入層(Trapping?Layer)，電荷陷入層的材質(zhì)是由氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，簡稱ONO)復(fù)合層所構(gòu)成的堆棧式(Stacked)結(jié)構(gòu)，然后再在此ONO層上形成多晶硅柵極，最后在ONO層兩側(cè)的基底中形成源極區(qū)與漏極區(qū)。

因為ONO電荷陷入層中的氮化硅層具有抓住電荷的效果，所以射入ONO層之中的電子并不會均勻分布于整個氮化硅中，而是以高斯分布的方式集中在氮化硅的局部區(qū)域上，因此，對于氧化層其缺陷的敏感度較小，組件漏電流的現(xiàn)象較不易發(fā)生。而因為電荷陷入層中主要捕捉電子的是氮化硅層，所以此種內(nèi)存胞亦稱為氮化硅只讀存儲器(Silicon?Nitride?Read?Only?Memory，NROM)。

此外，ONO電荷陷入層的優(yōu)點還包括在組件編程時，電子僅會在接近源極或漏極上方的信道局部性地儲存。因此，在進(jìn)行編程時，可以分別對源/漏極區(qū)以與門極施加電壓，而在接近于另一端源/漏極區(qū)的氮化硅層中產(chǎn)生高斯分布的電子。所以可通過改變柵極與其兩側(cè)的源極/漏極區(qū)所施加電壓，可以在單一的ONO電荷陷入層中存在兩個具有高斯分布的電子、單一個具有高斯分布的電子或是不存在電子。因此，此種以氮化硅材質(zhì)作為電荷陷入層的閃存，可以在單一的存儲單元之中寫入四種狀態(tài)，是一種單一存儲單元二位(1?cell?2bit)的閃存。

然而，隨著內(nèi)存進(jìn)行編程/抹除次數(shù)的增加，ONO層的氧化硅層產(chǎn)生損傷(Damage)的情形也隨之加重，導(dǎo)致臨界電壓值(ThresholdVoltage，通常以V_th表示)發(fā)生變化。由于臨界電壓的改變會增加電子的漏失，進(jìn)而降低內(nèi)存的資料保持特性(Data?Retention)，所以如何將臨界電壓值的變化降至最低已經(jīng)是刻不容緩的議題。

因此本發(fā)明的目的是提供一種閃存的結(jié)構(gòu)，可以降低臨界電壓的變化量，進(jìn)而提升閃存的Data?Retention。

本發(fā)明提供一種閃存的結(jié)構(gòu)，此結(jié)構(gòu)包括一個電子陷入層、一個柵極與一個源極/漏極區(qū)，其中，電子陷入層是由一個第一氧化層、一個高介電常數(shù)材質(zhì)的介電層依次堆棧而成；而柵極配置在電子陷入層之上；源極/漏極區(qū)則是配置在電子陷入層兩側(cè)的基底之中。此外，依照高介電常數(shù)材質(zhì)的介電層的帶隙(Band?Gap)大小決定電子陷入層是否需在高介電常數(shù)材質(zhì)的介電層上再包括一個第二氧化層，如果所使用的高介電常數(shù)介電層的Band?Gap與氧化硅的Band?Gap相近或更大，則不用此第二氧化層；反之，如果高介電常數(shù)介電層的Band?Gap小于氧化硅的Band?Gap，則電子陷入層需包括此第二氧化層。所謂的高介電常數(shù)的材質(zhì)是指比氮化硅/氧化硅(Si3N4/SiO2，亦稱為NO)高的介電常數(shù)的材料，并非為正規(guī)的名詞；而帶隙是指金屬與半導(dǎo)體中兩個容許電子能帶間的間隙。