[發明專利]閃存的制造方法

有效

• 申請號: 01129355.1
• 申請日: 2001-06-13
• 公開（公告）號: CN1326223A
• 公開（公告）日: 2001-12-12
• 發明（設計）人: 范左鴻;蔡文哲;盧道政
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/8246
• 分類號: H01L21/8246
• 代理公司: 北京集佳專利商標事務所
• 代理人: 王學強

本發明涉及一種內存的制造方法，且特別涉及一種閃存(flashmemory)的制造方法。

閃存是只讀性內存(non?volatile?memory)的一種，其具有可寫入、可抹除、以及斷電后仍可保存數據的優點，是個人計算機和電子設備所廣泛采用的一種內存組件。

公知的晶體管存儲單元的形成方式是在完成穿隧氧化層、浮置柵、介電層、控制柵等所組成的堆棧柵后，以堆棧柵為罩幕，對基底進行離子摻雜步驟，再經過高溫且長時間的回火，以形成接面較深的源/漏極區。其中源/漏極區在配合信道長度施加適當的偏壓后，能夠以信道熱電子注入(channel?hot?electron?injection)法，在信道中產生熱電子，并使部分熱電子經過穿隧氧化層進入浮置柵，用以程序化組件。并且此源/漏極在內存結構中，也用作擴散的路徑而與位線互相連結。

在目前提高組件集成度的趨勢下，會依據設計規則縮小組件的尺寸，而浮置柵的信道長度(channel?length)也隨之縮小，然而此時由源/漏極區所產生的空乏區(depletion)使得信道長度更加縮短，甚至于使得源極與漏極的空乏區發生互相重疊(overlap)的情形，進而導致了短信道效應(short?channel?effect)以及擊穿漏電流(punch-through?leakage)的問題變得更加嚴重。

為了適應上述因組件縮小所產生的短信道效應以及擊穿漏電流等問題，源/漏極必須采用一種淺漏極接面(shallower?drain?junction)的方法形成。淺漏極接面固然能改善前述的問題，但由于源/漏極的深度較淺，與源/漏極接觸的位線的阻值也隨之上升，而在位線與源/漏極接觸的位置產生電壓降(voltage?dorp)。當我們利用信道熱電子注入的方法程序化組件時，必須供給源/漏極一個很大的偏壓，但是由于壓降使得實質的偏壓變小，導致產生嚴重的負載效應(loadinge?effect)。

綜合上述，在組件規格縮小的情況下，為了解決短信道效應以及擊穿漏電流而采用淺漏極接面的話，將會導致源/漏極負載效應的產生。反之，為了解決負載效應而加深漏極接面，則會導致短信道效應以及擊穿漏電流的發生。由此可知，公知的閃存制造方法無法同時解決短信道效應、擊穿漏電流以及負載效應的問題，使得組件的制造在實際上無法有效的縮小。

因此，本發明提供一種閃存的制造方法，能夠有效的改善短信道效應以及擊穿漏電流的現象。

本發明提供一種閃存的制造方法，能夠降低位與源/漏極接觸位置的阻值，有效改善負載效應現象。

本發明提供一種閃存的制造方法，能夠縮小組件的設計尺寸，以提高組件的集成度。

本發明提出一種閃存的制造方法，此方法是提供一基底，首先在基底上形成由穿隧氧化層、浮置柵、介電層以及控制柵所組成的堆棧柵。接著，以堆棧柵為罩幕，對基底進行一淺接面摻雜步驟，以在堆棧柵兩側的基底中形成淺接面摻雜區。然后，在基底上形成圖案化的罩幕層，其中罩幕層覆蓋堆棧柵表面以及側壁，并裸露出部分的淺接面摻雜區。其后，以罩幕層為罩幕，對基底進行一深接面摻雜步驟，以在罩幕層兩側的基底中形成深接面摻雜區。最后，去除罩幕層后，進行一熱加工，以形成同時具有淺漏極接面以及深漏極接面的源/漏極區。

依照本發明的較佳實施例所述，本發明的特征為所形成的源/漏極區結構同時具有淺漏極接面以及傳統的深漏極接面。由于本發明的閃存具有淺漏極接面，因此即使信道長度縮短，對于源/漏極區空乏區的形成也能有效的控制，進而能夠有效的改善因空乏區造成信道長度更加縮短的短信道效應；也能夠有效的改善由于源/漏區的空乏區互相接近而在信道之外所產生的擊穿漏電流。

而且對于淺漏極接面結構在與位線等進行電性連接時，因源/漏極接面深度不夠所引起的阻值上升、在連接處產生壓降而產生負載效應的現象由于本發明的源/漏極在淺漏極接面結構之外尚具有深漏極接面結構，因此能夠有效的改善因源/漏極接面深度不夠所導致的負載效應。

此外，由于本發明的閃存的源/漏極區同時具有淺漏極接面以及深漏極接面，能夠同時有效的改善短信道效應、擊穿漏電流以及負載效應等問題，因此十分適合應用于設計尺寸規格縮小的組件中，而得以制造出具有短信道的內存組件，進而能夠提高內存的集成度。

為是本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明：

圖面說明：

圖1A至圖1D是本發明一較佳實施例的一種閃存的制造流程的剖面示意圖。附圖標記說明：

100：基底