[發明專利]具有浮置柵的內存組件的制造方法

有效

• 申請號: 01129354.3
• 申請日: 2001-06-13
• 公開（公告）號: CN1327264A
• 公開（公告）日: 2001-12-19
• 發明（設計）人: 范左鴻;盧道政;蔡文哲;潘正圣
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/8239;H01L21/335
• 代理公司: 北京集佳專利商標事務所
• 代理人: 王學強

本發明涉及一種內存的制造方法，且特別涉及一種具有浮置柵(Floating?gate)的內存組件的制造方法。

具有浮置柵結構的內存組件，例如是可電抹除且可程序只讀存儲器(Electrically?Erasable?Programmable?Read?Only?Memory，EEPROM)以及閃存(Flash?memory)，在可寫入、可抹除、以及斷電后仍可保存數據之外，還具有集成度高的優點。因此是個人計算機和電子設備所廣泛采用的內存組件。

上述具有浮置柵結構的內存組件在進行程序化(Program)時，其中一種方法稱為信道熱電子注入(Channel?hot?electron?iniection)法，信道熱電子注入法是在控制柵(Control?gate)上施加正電壓(例如是12V)以使信道(channel)打開，同時在漏極上施加一中間水平的電壓(例如是6V)以形成從源極至漏極的電場，當源極與漏極間的偏壓相當大時，在信道上便會產生過多的熱電子，部分的熱電子會穿越穿隧氧化層(Tunneling?oxide)，由其邊緣進入浮置柵以進行程序化。

在集成度提高的情況下，使得內存組件中的存儲單元配列位置相當的接近，例如在使用單晶體管存儲單元(One?transistor?cell，1T?cell)技術的內存組件中，以信道熱電子注入法對其中的一個存儲單元A進行程序化時，對于存儲單元A必須在控制柵施加高電壓以及同時在漏極上施加電壓，然而在內存組件中，與存儲單元A鄰接，并未進行程序化的存儲單元B的漏極，與存儲單元A的漏極連接于同一條位線上，由于受到漏極連結效應(Drain?coupling)的影響，在存儲單元B的浮置柵上也會感應到電流，而造成存儲單元B產生漏電流的現象，此現象稱之為漏極開關漏電流(Drain-turn-on?leakage)。而且，隨著內存組件信道長度(Channel?length)的縮短，內存組件的漏極開關漏電流現象將隨之更加嚴重。因此，漏極開關漏電流的存在，將導致組件可靠度(Reliability)的問題。

因此，本發明提供一種具有浮置柵的內存組件的制造方法，能夠避免發生漏極開關漏電流的現象，提高組件的可靠度。

本發明提供一種具有浮置柵的內存組件的制造方法，能夠應用在縮小尺寸(Scale?down)的內存組件，提高內存組件的集成度。

本發明提出一種具有浮置柵的內存組件的制造方法，提供一個基底，再對該基底進行一信道摻雜步驟，以使預定形成的內存組件的實際起始電壓值大于預定形成的內存組件的預定起始電壓值。接著，依序在基底上形成堆棧柵以及源/漏極區以完成內存組件的制作。由于在信道摻雜步驟中，提高對基底的摻雜濃度，使得實際起始電壓隨之相對提高，而通過實際起始電壓的提高防止漏極開關漏電流的現象。

依照本發明的較佳實施例所述，本發明的特征是在對基底進行信道摻雜步驟時，提高植入的劑量以提高基底的摻雜濃度，進而提高后續形成的內存組件的實際起始電壓，以避免漏極開關漏電流現象的發生。

此外，依照本發明的具有浮置柵的內存組件的制造方法，在尺寸縮小以及集成度提高時，也能夠避免漏極開關漏電流現象的發生，因此十分適合應用在制造尺寸縮小的內存組件上，提高內存組件的集成度。

為使本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較佳實施例，并配合附圖，作詳細說明：

圖面說明：

圖1是在具有浮置柵的內存組件中，信道長度以及摻雜劑量對起始電壓的關系示意圖；

圖2是在具有浮置柵的內存組件中，信道長度以及摻雜劑量對漏極開關漏電流的關系示意圖；

圖3A至圖3B是本發明一較佳實施例的一種具有浮置柵的內存組件的制造流程的剖面示意圖。附圖標記說明：

100：基底

102：淺溝道隔離區

104：信道摻雜步驟

106：堆棧柵

108：源/漏極區

實施例