[發(fā)明專利]半導(dǎo)體存儲(chǔ)器

無效

• 申請?zhí)枺?/td>: 01123695.7
• 申請日: 2001-09-11
• 公開（公告）號(hào): CN1347156A
• 公開（公告）日: 2002-05-01
• 發(fā)明（設(shè)計(jì)）人: 內(nèi)山潔;嶋田恭博;有田浩二;大槻達(dá)男
• 申請（專利權(quán)）人: 松下電器產(chǎn)業(yè)株式會(huì)社
• 主分類號(hào): H01L27/04
• 分類號(hào): H01L27/04;H01L27/105
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 汪惠民

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器，包括其柵電極隔著鐵電層形成在半導(dǎo)體襯底上的場效應(yīng)晶體管。

背景技術(shù)

近年來，很多半導(dǎo)體公司在為IC卡或筆記本電腦等研究、開發(fā)具有切斷電源后記憶內(nèi)容也不消失的非易失性特征，和操作性與DRAM(Ferroelectric?RAM：以下，稱它為FeRAM)高速的鐵電存儲(chǔ)器。

現(xiàn)已開發(fā)出來的FeRAM存儲(chǔ)單元結(jié)構(gòu)，主要為2晶體管2電容器結(jié)構(gòu)(2T2C結(jié)構(gòu))或1晶體管1電容器結(jié)構(gòu)(1T1C結(jié)構(gòu))。因此，當(dāng)實(shí)現(xiàn)FeRAM微細(xì)化時(shí)，就需要使電容器結(jié)構(gòu)為3維等的高度加工技術(shù)。很難使存儲(chǔ)器微細(xì)化的這一問題不僅在制造FeRAM時(shí)存在，制造DRAM也會(huì)存在。它便是將來實(shí)現(xiàn)存儲(chǔ)器的高密度化或大容量化時(shí)的一大障礙。

另一方面，作為FeRAM的其他電路方式，又開始研究一種使用了柵極絕緣層的一部分由鐵電層構(gòu)成的場效應(yīng)型晶體管的半導(dǎo)體存儲(chǔ)器(Ferroelectric?FET型存儲(chǔ)器：以下，稱其為FeFET型存儲(chǔ)器)。因FeFET型存儲(chǔ)器僅由晶體管構(gòu)成，故能避免上述微細(xì)加工上的問題。也就是說，F(xiàn)eFET型存儲(chǔ)器既實(shí)現(xiàn)了已往的FeRAM所備有的非易失性以及高速動(dòng)作性，又實(shí)現(xiàn)了高密度化，故可以說它具有作為一個(gè)半導(dǎo)體存儲(chǔ)器所應(yīng)具有的最理想的特性。

以下，參考圖5，對已往的半導(dǎo)體存儲(chǔ)器，更具體而言，F(xiàn)eFET型存儲(chǔ)器的單元結(jié)構(gòu)進(jìn)行說明。

如圖5所示，絕緣層104、浮置柵極105、鐵電存儲(chǔ)器106及柵電極107依次重疊在形成有源極區(qū)域102和漏極區(qū)域103的半導(dǎo)體襯底101上。因此時(shí)，一般浮置柵極105及柵電極107由金屬構(gòu)成，故簡稱具有圖5所示的那樣的結(jié)構(gòu)的FeFET型存儲(chǔ)器結(jié)構(gòu)，取每層的第一個(gè)英語字母，為MFMIS結(jié)構(gòu)(Metal(柵電極107)-Ferroelectric(鐵電層106)-Metal(浮置柵極105)-Insulator(絕緣層104)-Substrate(半導(dǎo)體襯底101))。

另外，在具有圖5所示的那樣的結(jié)構(gòu)的存儲(chǔ)單元中，在柵電極107被施加電壓(以下，稱它為柵電壓)后，鐵電層106的兩端就被施加了電壓，而在鐵電層106上發(fā)生極化。在源極區(qū)域102和漏極區(qū)域103之間的導(dǎo)電率，會(huì)因該極化的方向往上(柵電極107方向)還是往下(半導(dǎo)體襯底101方向)而不一樣，故即使施加同樣大小的柵極電壓，在源極區(qū)域102和漏極區(qū)域103之間流的電流的大小也不相等，存儲(chǔ)功能由此而生。

再說，該鐵電層106的極化，停止施加?xùn)艠O電壓后也保持同一方向，故上述存儲(chǔ)器功能還具有非易失性這一特征。

然而，在上述已往的FeFET型存儲(chǔ)單元結(jié)構(gòu)中，即使停止施加?xùn)艠O電壓，由于鐵電層106的極化也會(huì)在浮置柵極105產(chǎn)生電位，這樣，漏電流就會(huì)從浮置柵極105通過絕緣層104及鐵電層106流向半導(dǎo)體襯底101及柵極電極107，結(jié)果是實(shí)際上存儲(chǔ)在浮置柵極105內(nèi)的電荷減少。

此時(shí)，使用氧化硅作絕緣層104的材料時(shí)，流過絕緣層104的漏電流和流過鐵電層106的漏電流相比，其值實(shí)際上在能夠忽視的范圍內(nèi)，鐵電層106，在現(xiàn)在的情況下，還很難具有良好的漏泄特性。因此，在現(xiàn)有的FeFET型存儲(chǔ)單元上，主要由于通過鐵電層106流向柵電極107的漏電流，存儲(chǔ)保持特性(以下，稱其為保持特性)最長也只有十幾天左右，根本沒達(dá)到實(shí)用時(shí)所需的10年的保持特性。

發(fā)明內(nèi)容

本發(fā)明就是為解決上述問題而鉆研出來的，其目的為：想法抑制FeFET型存儲(chǔ)器中從鐵電層流向柵電極的漏電流，借此大幅度地改善保持特性。

為了達(dá)成上述目的，本發(fā)明所涉及的第1半導(dǎo)體存儲(chǔ)器，是：隔著鐵電層形成在半導(dǎo)體襯底上的場效應(yīng)型晶體管構(gòu)成為前提，在鐵電層和柵電極之間形成有比鐵電層對漏電流的絕緣性高的第1絕緣層。

依據(jù)第1半導(dǎo)體存儲(chǔ)器，由于在鐵電層和柵電極之間形成有比鐵電層對漏電流的絕緣性高的第1絕緣層，而能大幅度地減少從鐵電層流向柵電極的漏電流，故大幅度地能改善FeFET型存儲(chǔ)器的保持特性。

在第1半導(dǎo)體存儲(chǔ)器中，最好又備有形成在鐵電層和半導(dǎo)體襯底之間、并比鐵電層對漏電流的絕緣性高的第2絕緣層。

這樣做，也能減少從鐵電層流向半導(dǎo)體襯底的漏電流，故能進(jìn)一步改善FeFET型存儲(chǔ)器的保持特性。

在第1半導(dǎo)體存儲(chǔ)器中，最好第1絕緣層至少包括含有鍶及鉭的氧化物層。