[發明專利]半導體集成電路器件以及使用它們的電子裝置

無效

• 申請號: 01121986.6
• 申請日: 1995-07-25
• 公開（公告）號: CN1365149A
• 公開（公告）日: 2002-08-21
• 發明（設計）人: 宇都宮文靖;齊藤豐;齊藤直人;小山內潤;小西春男;宮城雅記
• 申請（專利權）人: 精工電子工業株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 葉愷東

本發明涉及將電壓由電源電壓或類似的電壓提升為一提升電壓所必需的半導體集成電路器件，更具體地說，涉及產生提升電壓的電壓提升電路。

另外，本發明還涉及一種電子裝置，根據在電子電路中使用半導體集成電路的方法將該半導體集成電路集成于該電子裝置中。

圖28示出了通常的MOSFET(金屬氧化物-半導體場效應管)的剖面示意圖。在半導體襯底14上構成的MOSFET是由源極12，漏級13，源極12和漏級13間的溝道19，在溝道19上形成的柵極絕緣膜18和柵極11構成的，而且溝道19的雜質濃度等于或大于每立方厘米5×10¹⁵原子(atoms/cc)。

在使用通常的MOSFET的電壓提升電路中，由于MOSFET的人體(電容)感應使得閾值(電壓)增加，因此電壓提升效率大大地惡化了。另外，需要的電壓越高，由于MOSFET的人體感應使得閾值的增加越可觀。因此，將不能提供高性能、高效率和低成本的具有電壓提升電路的半導體集成電路器件。

為了解決上述的問題，在本發明中采用如下的方法。

作為第一種方法的第一個方面，在多個以二極管連接的MOSFET以串聯方式連接的電壓提升電路中，襯底的雜質濃度或MOSFET的源極和漏極間的阱的雜質濃度減小到這樣的程度，即源極和漏極間以及源極和漏極各自的一個與襯底間構成的結中的耗盡區域的寬度加大了，而且由于人體感應使得閾值電壓提升盡可能受到抑制。

作為第一種方法的第二個方面，把多個雜質濃度提供給(襯底的各個部分)襯底或者接近MOSFET的源極和漏級的阱。

作為第一種方法的第三方面，接近MOSFET的源極和漏極的襯底(各個部分)或阱的雜質濃度減小了。

作為第一種方法的第四方面，在MOSFET上人體感應相當顯著的后級的一側MOSFET的長度L進一步縮短，而且通過在后級MOSFET的一側進一步降低閾值，則確實地利用短溝道效應。

作為第一種方法的第五方面，第一柵極絕緣膜和第二柵極絕緣膜作在MOSFET的相同的溝道上。

作為第一種方法的第六方面，第一柵極絕緣膜與第二柵極絕緣膜的面積比是可變的。

作為第一種方法的第七方面，電壓提升電路的后級的一側的MOSFET的閾值作得比先前級的一側的MOSFET的閾值要低。

作為第一種方法的第八方面，電壓提升電路的后級的一側的MOSFET的閾值被設置成耗盡型。具體地說，該閾值是這樣的一種耗盡型，當通過人體感應提升閾值時，這種耗盡型恰好轉變為增強型。

作為第一種方法的第九方面，MOSFET的多個閾值被設置成從電壓提升電路的最初級到最后級的范圍。

作為第一種方法的第十方面，在一個平面中所見到的具有不同雜質濃度的多個溝道提供給電壓提升電路的MOSFET。

作為第二種方法的第一方面，在電壓提升電路中的各個級中的電容元件的電容從最開始的級到最后的級相繼減小。

第二種方法的第二方面，電壓提升電路劃分成為一些單元(block)，每個單元包含一級或多級，每個單元中的電容元件的電容保持不變，而且(單元方式)電容元件的電容從前級的一側的單元到后側的一側的單元相繼地減小。

第三種方法的第一方面，電壓提升電路的各個級的電容元件的電容從開始的級到最后的級是相繼地增加的。

第三種方法的第二方面，電壓提升電路劃分成單元，每個單元包含一級或多級，在每個單元中的電容元件的電容保持不變，而且(單元方式)電容單元的電容從前級的一側的單元到后級一側的電容依次地增加。

作為第四種方法，把提升輸入給電壓提升電路的輸入信號的時鐘信號的波形高度的值的信號電壓提升電路，加到電壓提升電路。

第五種方法，把從第一到第四方法中的任一個或者它們中的二個的電壓提升電路安裝在具有電可再寫的非易失性的存儲器單元的半導體集成電路上。

第六種方法，把第二種方法的電壓提升電路安裝在具有電可再寫的非易失性的存儲單元的半導體集成電路上。

第七種方法，把第三種方法的電壓提升電路安裝在具有電可再寫的非易失性的存儲單元的半導體集成電路上。

第八種方法的第一方面，一種電致發光元件連接到與第一，第二和第四種方法中的任一種方法的，或者所有這種方法的兩個或三個相結合的電壓提升電路，而且電致發光元件由電壓提升電路所激勵。