[發明專利]半導體集成電路器件以及使用它們的電子裝置

無效

• 申請號: 01121986.6
• 申請日: 1995-07-25
• 公開（公告）號: CN1365149A
• 公開（公告）日: 2002-08-21
• 發明（設計）人: 宇都宮文靖;齊藤豐;齊藤直人;小山內潤;小西春男;宮城雅記
• 申請（專利權）人: 精工電子工業株式會社
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 葉愷東

1.一種包含有信號電壓提升電路的半導體集成電路器件，其特征是，提供了第一節點和電連接到第一節點的第一反相器，第一節點處的電壓是在預定電壓電平的第一電壓和大于和大于第一電壓的第二提升電壓間變化，第一反相器包含一個P型MISFET和一個N型MISFET，源極和襯底與MISFET的阱中的一個電連接到第一節點，低于第一電壓的第三電壓加到源極和襯底與N型MISFET的阱中的一個之上。而且在第一種情況下第一反相器的P型MISFET變為高阻抗和N型MISFET變為低阻抗，這時具有高于第三電壓的第四電壓的輸入信號輸入到第一反相器的一個輸入端。具有第四電壓的輸入信號輸入到第一反相器的輸入端，而且第三電壓或接近第三電壓的電壓從第一反相器輸出，而且假如不是第一種情況的話，具有使P型MISFET變為低阻抗和N型MISFET變為高阻抗的電壓的第一信號輸入到第一反相器的輸入端，而且第一節點的電壓或接近第一節點電壓的電壓從第一反相器輸出。

2.根據權利要求1的半導體集成電路器件，其特征是，第一電容元件的一個電極連接到信號電壓提升電路的第一節點，并且第一節點的電壓在第一電壓和第二電壓間變化，這是通過一些裝置改變另一極上的電位所致。

3.根據權利要求1的半導體集成電路器件，其特征是，在信號電壓提升電路中有第一P型MISFET和第二反相器，第一P型MISFET的源極和襯底或者源極和阱連接到第一節點，等于或者高于第一電壓的第四電壓加到它的漏極，它的柵極連接到第二反相器輸出端。用作反相器的P型MISFET的源極和阱的源極和襯底連接到第一節點，當第五電壓輸入到第一P型MISFET的柵極電極時，低于能使第一P型MISFET變為低阻抗的第一電壓的第五電壓加到源極和襯底或者它的N型MISFET的源極和阱，使第二反相P型MISFET變為高阻抗和使N型MISFET變為低阻抗的第六電壓的輸入信號輸入到第二反相器的輸入端，這發生在第一節點電壓變得低于第一電壓前的一瞬，第五電壓或者接近第五電壓的電壓加到第一P型MISFET的柵極，第一節點的電壓提升到第一電壓，如果不是以上的情況下，使第二反相器的P型MISFET變為低阻和將N型MISFET它的高阻抗給予第二反相器的第七電壓和第一節點或接近第一節點的電壓的電壓加到第一P型MISFET的柵極，因此P型MISFET變為高阻抗。

4.根據權利要求2的半導體集成電路器件，其特征是，第三反相器提供給信號電壓提升電路，在第三反相器八電壓加到源極和襯底，或者它的P型MISFET的源極和阱上，以及小于第八電壓的第九電壓加到源極和襯底或者它的N型MISFET的源極或阱上，第三反相器的輸出連接到連接到第一節點的第一電容元件的另一電極，不連接到第一節點的第一電容元件的一個電極的電壓通過改變輸入給第三反相器的輸入信號改變第三反相器的輸出電壓而改變，由此，在第一電壓和第二電壓間改變第一節點的電壓。

5.根據權利要求3的半導體集成電路器件，其特征是，與輸入到第二反相器的輸入端的輸入信號不同的輸入信號輸入到第一反相器的輸入端。

6.根據權利要求3的半導體集成電路器件，其特征是，與輸入到第三反相器的輸入端的輸入信號不同的輸入信號輸入到第一反相器的輸入端。

7.根據權利要求1的半導體集成電路器件，其特征是，使第一反相器的P型MISFET變為低阻抗和N型MISFET變為高阻抗的第十電壓的輸入信號當第一節點的電壓是被提升為第二電壓以前的第一電壓時輸入到第一反相器的輸入端，由此提升了第一反相器的輸出和第一節點的電壓。