[發(fā)明專利]觸發(fā)器設(shè)計的改進(jìn)

有效

• 申請?zhí)枺?/td>: 01121684.0
• 申請日: 2001-06-06
• 公開（公告）號: CN1337781A
• 公開（公告）日: 2002-02-27
• 發(fā)明（設(shè)計）人: I·羅伯特森;R·辛普森
• 申請（專利權(quán)）人: 德克薩斯儀器股份有限公司
• 主分類號: H03K3/00
• 分類號: H03K3/00
• 代理公司: 上海專利商標(biāo)事務(wù)所
• 代理人: 吳蓉軍

1.一種觸發(fā)器，包括：

一個數(shù)據(jù)輸入端；一個數(shù)據(jù)輸出端；一個置位信號輸入端；一個時鐘信號輸入端；和

至少一個級，該級包括：

一個被連接用于從所述數(shù)據(jù)輸入端接收數(shù)據(jù)信號的輸入節(jié)點；一個輸出節(jié)點；一個內(nèi)部節(jié)點；

第一選通裝置，用于響應(yīng)所述時鐘信號在其中所述級輸入節(jié)點處的邏輯信號被傳送給所述內(nèi)部節(jié)點的導(dǎo)通狀態(tài)和高阻抗?fàn)顟B(tài)之間交替轉(zhuǎn)換；

耦合到所述內(nèi)部節(jié)點的緩存器裝置，用于在所述級的輸出節(jié)點處提供經(jīng)過反相或未經(jīng)過反相的在所述內(nèi)部節(jié)點處的所述邏輯電平；和

第二選通裝置，該裝置被耦合以利用所述置位信號邏輯組合在所述級輸出節(jié)點處的邏輯信號并將所述邏輯組合的結(jié)果提供給所述內(nèi)部節(jié)點，所述邏輯組合是當(dāng)所述置位信號被激活時，所述第二選通裝置的輸出被置位為高或低邏輯電平中特定的一個，

其中，所述觸發(fā)器還包括一個用于響應(yīng)在所述第二選通裝置響應(yīng)所述置位信號將所述內(nèi)部節(jié)點置位成所述特定邏輯電平之前的一個時間點處的所述置位信號在所述內(nèi)部節(jié)點處提供所述特定邏輯電平的裝置。

2.根據(jù)權(quán)利要求1所述的觸發(fā)器，其特征是用于在所述內(nèi)部節(jié)點處提供所述特定邏輯電平的裝置被安排在所述第一選通門處于它的導(dǎo)通狀態(tài)時提供所述特定邏輯電平。

3.根據(jù)權(quán)利要求2所述的觸發(fā)器，其特征是所述第二選通裝置響應(yīng)所述時鐘信號在其中它向所述內(nèi)部節(jié)點提供高阻抗的狀態(tài)和其中它向所述內(nèi)部節(jié)點提供所述邏輯組合結(jié)果的狀態(tài)之間轉(zhuǎn)換。

4.根據(jù)權(quán)利要求4所述的觸發(fā)器，其特征是用于在所述內(nèi)部節(jié)點處提供所述特定邏輯電平的裝置被安排在所述第二選通裝置處于它的高阻抗?fàn)顟B(tài)時提供所述特定邏輯電平。

5.根據(jù)在前權(quán)利要求中任何一個所述的觸發(fā)器，其特征是用于提供所述特定邏輯電平的裝置經(jīng)過所述第一選通裝置向所述內(nèi)部節(jié)點提供那個邏輯電平。

6.根據(jù)權(quán)利要求5所述的觸發(fā)器，其特征是用于提供所述特定邏輯電平的裝置包括被連接的第三選通裝置，用于接收數(shù)據(jù)信號并在所述置位信號被激活時向所述級的所述內(nèi)部節(jié)點提供所述特定邏輯電平和當(dāng)所述置位信號被去激活時提供所述數(shù)據(jù)信號。

7.根據(jù)權(quán)利要求6所述的觸發(fā)器，其特征是所述第三選通裝置包括一個與非門或一個或非門。

8.根據(jù)權(quán)利要求6或7所述的觸發(fā)器，包括一個數(shù)據(jù)選擇輸入端和包括所述數(shù)據(jù)輸入端的多個數(shù)據(jù)輸入端以及一個多路轉(zhuǎn)接器，其中，所述第三選通裝置包括在所述多路轉(zhuǎn)接器中和那個多路轉(zhuǎn)接器被連接以便響應(yīng)所述數(shù)據(jù)選擇信號接收這些數(shù)據(jù)輸入并向所述觸發(fā)器的所述或第一級的輸入節(jié)點提供這些數(shù)據(jù)輸入中特定的一個。

9.根據(jù)權(quán)利要求6所述的觸發(fā)器，其特征是所述第三選通裝置具有三態(tài)輸出和所述多路轉(zhuǎn)接器包括一個控制電路，用于對所述數(shù)據(jù)選擇信號和所述置位信號進(jìn)行組合以便提供使能所述第三選通裝置輸出的一個或多個控制信號、和每當(dāng)所述數(shù)據(jù)選擇信號指出由第三選通裝置選通的所述數(shù)據(jù)信號和每當(dāng)所述置位信號被激活時避免所述多路轉(zhuǎn)接器輸出多個其他數(shù)據(jù)信號、反之則使所述第三選通裝置輸出呈現(xiàn)高阻抗?fàn)顟B(tài)。

10.根據(jù)在前權(quán)利要求中任何一個所述的觸發(fā)器，包括第二在權(quán)利要求1中定義的所述級，所述第二級的輸入節(jié)點被耦合到第一所述級的輸出節(jié)點和所述觸發(fā)器電路響應(yīng)所述置位信號將所述第二級的輸出設(shè)置為一個特定邏輯電平。

11.一種包括數(shù)據(jù)輸入端、數(shù)據(jù)輸出端、置位信號輸入端、時鐘信號輸入端以及第一和第二級的觸發(fā)器，所述第一和第二級中的每一個都包括：

一個輸入節(jié)點；一個輸出節(jié)點；

所述第二級的所述輸入節(jié)點被耦合到所述第一級的輸出節(jié)點和所述觸發(fā)器電路響應(yīng)所述置位信號將所述第二級的輸出設(shè)置為一個特定邏輯電平，

每個級還包括：

第一選通裝置，響應(yīng)所述時鐘信號在其中所述級所述輸入節(jié)點處的邏輯電平被傳送給一個內(nèi)部節(jié)點的導(dǎo)通狀態(tài)和高阻抗?fàn)顟B(tài)之間轉(zhuǎn)換；

耦合到所述內(nèi)部節(jié)點的緩存器裝置，用于在所述級的輸出節(jié)點處提供經(jīng)過反相或未經(jīng)過反相的在所述內(nèi)部節(jié)點處的所述電平；和

第二選通裝置，被耦合用于對在所述級輸出節(jié)點處的邏輯電平和所述置位信號進(jìn)行邏輯組合以向所述內(nèi)部節(jié)點提供所述邏輯組合的結(jié)果。