[發明專利]氮化硅只讀存儲器的制造方法

有效

• 申請號: 01120413.3
• 申請日: 2001-07-12
• 公開（公告）號: CN1396652A
• 公開（公告）日: 2003-02-12
• 發明（設計）人: 宋建龍;陳家興;劉振欽
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/8246
• 分類號: H01L21/8246
• 代理公司: 北京集佳專利商標事務所
• 代理人: 王學強

技術領域

本發明是有關于一種口袋型摻雜區(pocket?doping?region)的形成方法，且特別是有關于一種利用熱擴散法形成口袋型摻雜區的氮化硅只讀存儲器的制造方法。

背景技術

在公知的可擦除且可編程只讀存儲器(Erasable?ProgrammableRead-Only?Memory，EPROM)、快閃可擦除且可編程只讀存儲器(FlashEPROM)或快閃可電擦除且可編程只讀存儲器(Flash?ElectricallyErasable?Programmable?Read-Only?Memory，Flash?EEPROM)的元件中，其柵極部分由浮置柵與控制柵所構成。在進行資料寫入時，熱電子將經由位于浮置柵下方的基底的口袋摻雜區，隧穿(tunneling)位于浮置柵極下方的薄二氧化硅層而進入浮置柵且陷于浮置柵中，以儲存所寫入的資料。

公知的浮置柵大多由多晶硅所構成，在半導體元件集成度提高的同時，會伴隨著發生漏電的問題，因此，公知的解決方法是利用氧化硅-氮化硅-氧化硅所形成的捕捉層(Trapping?Layer)結構取代浮置柵，以利用熱載體注入的方式，使載體儲存在絕緣的氮化硅中，達到資料儲存的目的。以氧化硅-氮化硅-氧化硅作為捕捉層的存儲元件，依照其操作的方式可以稱為氮化硅只讀存儲器(Nitride?Read?Only?Memory，NROM)、ONO?EEPROM或稱為SONOS元件。

公知氮化硅只讀存儲器元件包括一基底，在此基底上具有氧化硅/氮化硅/氧化硅結構(ONO)，其組成依序為下氧化層、氮化硅層與上氧化硅介電層。在氧化硅/氮化硅/氧化硅結構上方形成柵極導體層。在氧化硅/氮化硅/氧化硅結構兩側的基底中具有源極/汲極區。在氧化硅/氮化硅/氧化硅結構下方且位于源極/汲極區之間具有一信道區。此外，在氧化硅/氮化硅/氧化硅層結構兩側下方與源極/汲極區相鄰處還包括有口袋摻雜區。

公知制備口袋型摻雜區的方法，是利用傾斜角離子植入的方法，將雜質植入于信道區邊緣與預定形成的源極/汲極延伸區的鄰接處，即利用傾斜角離子植入的方式，將摻雜形成于預定的區域。然后，再進行熱工藝，使所植入的摻質均勻分散形成口袋摻雜區。

由于口袋摻雜區是利用傾斜角離子植入的方法進行雜質的植入，因此，在植入的過程中，植入摻質的區域形狀無法有效地控制，且在熱處理工藝之后，口袋摻雜區會擴張而形成較大的區域，導致位于氧化硅-氮化硅-氧化硅結構下的信道區的長度縮短。

當整體工藝朝向高集成度發展時，由于公知的傾斜角植入所形成的口袋型摻雜區無法隨之縮小，導致在減少柵極線寬時，位于柵極下方的信道區會有更明顯的縮短現象，甚至使分別鄰近源極、汲極的口袋摻雜區相接觸，而造成臨限電壓(Threshold?Voltage)上升的現象，即產生逆短信道效應(Reverse?Short?Channel?Effect，RSCE)影響元件的導電性與效率(Performance)。

發明內容

因此，本發明的目的是提出一種口袋型摻雜區的形成方法。此方法可以使得口袋型摻雜區沿著源極/汲極的邊緣形成，并且不會使得信道區縮短，以使元件具有良好的導電性。

為解決上述問題，本發明由先將口袋型植入的摻質垂直植入預定源極/汲極區之中，再在利用熱工藝形成埋入式源極/汲極的同時，使口袋型植入的摻質熱擴散至氧化硅-氮化硅-氧化硅結構底部的基底信道中，形成口袋型摻雜區。由于本發明的方法可以由熱擴散速率控制口袋摻雜區的大小以及輪廓，因而可避免逆短信道現象、防止元件損壞并且提高產品的合格率。

本發明提出一種氮化硅只讀存儲器的制造方法，是在基底上依序形成一捕捉層。接著，在基底上形成已圖案化的光阻層，其中前述光阻層所覆蓋的捕捉層下方的基底區域定義為信道區，裸露的捕捉層下方的基底區域定義為源極/汲極區。接著，以前述光阻層為罩幕，進行口袋離子植入步驟，將第一型摻質植入基底的源極/汲極區中，再以此光阻層為罩幕，移除部分捕捉層以使捕捉層圖案化、最后以此光阻層為罩幕，進行源極/汲極離子植入步驟，將第二型摻質植入基底的源極/汲極區中，然后，去除光阻層。接著，以捕捉層為罩幕進行熱工藝，以使源極/汲極區的基底表面形成埋入式源極/汲極氧化層，同時使第二型摻質在埋入式源極/汲極氧化層下方形成埋入式源極/汲極，第一型摻質因熱擴散而在埋入式源極/汲極周緣的信道區邊緣形成口袋型摻雜區，最后，在基底上形成導體柵極。