[發明專利]淺溝渠隔離結構的制造方法

無效

• 申請號: 01120412.5
• 申請日: 2001-07-12
• 公開（公告）號: CN1396644A
• 公開（公告）日: 2003-02-12
• 發明（設計）人: 劉婉懿
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: H01L21/76
• 分類號: H01L21/76
• 代理公司: 北京集佳專利商標事務所
• 代理人: 王學強

技術領域

本發明是有關于一種電絕緣(Electrically?insulating)結構的制造方法，且特別是有關于一種淺溝渠隔離(Shallow?Trench?Isolation，STI)結構的制造方法。

背景技術

隨著半導體元件集成度的日益提高，元件的設計規模日益縮小，對于元件中的電絕緣結構，例如氧化硅絕緣層，已經無法使用區域氧化法(Local?Oxidation，LOCOS)來制造。現今應用最廣泛的方法之一，是利用形成淺溝渠隔離結構的方法來制造電絕緣結構。

由于高密度等離子體化學氣相沉積(High?Density?Plasma?ChemicalVapor?Deposition，HDPCVD)法具備有“蝕刻”與“沉積”兩個功能，因此在進行沉積的同時，也會進行將沉積物剝落的蝕刻反應，使得高密度等離子體化學氣相沉積法具有良好的填溝(Gap?filling)能力，也因此應用在形成淺溝渠隔離結構中的氧化硅絕緣層。

公知形成淺溝渠隔離的方法如下所述，請參照圖1A，首先提供一個基底100，再在基底100上依次形成墊氧化層102、氮化硅罩幕層104。接著，以非等向性蝕刻法除去部份的氮化硅罩幕層104、墊氧化層102以及基底100，以形成溝渠106。

而且，在溝渠106的頂角處形成圓角結構108。形成圓角結構108的原因是因為公知的尖角結構在后續形成柵氧化層時，在尖角部位的柵氧化層厚度將會不夠而造成漏電。而圓角結構108可避免后續形成的柵氧化層發生厚度不均導致漏電的情況。

接著，請參照圖1B，以高密度等離子體化學氣相沉積法在基底100上形成一層氧化硅絕緣層110以覆蓋整個基底100，并填滿溝渠106。雖然氧化硅絕緣層110的形成是采用溝填能力較好的高密度等離子體化學氣相沉積法，由于在非等向性的蝕刻步驟中，為了達到頂角處的圓弧化(Corner?rounding)，使得位于基底100上的墊氧化層102有內縮的現象，此時氮化硅罩幕層104會如同屋檐一樣有遮蔽效應，使得后續沉積的氧化硅無法填入而造成了缺陷點(Weak?spot)112的形成。

接著，請參照圖1C，以氮化硅罩幕層104為研磨終止層，以化學機械研磨(Chemical?Mechanical?Polishing，CMP)法除去溝渠106外的氧化硅絕緣層110。

接著，請參照圖1D，用濕式蝕刻法依序除去氮化硅罩幕層104以及墊氧化層102，以形成淺溝渠隔離結構114。然而，在沉積氧化絕緣層110時所形成的缺陷點112為無法填入氧化硅所產生的空洞，在經由化學機械研磨、濕蝕刻等工藝后，由于氧化絕緣層110在缺陷點112位置的流失，因此所形成的淺溝渠隔離結構114在原先缺陷點112的位置將會形成暴露出基底100頂角的凹陷116。

而且，在上述工藝中，所形成的凹陷116會在淺溝渠隔離結構的邊角部位暴露出基底100，使得基底100所暴露的部份極易受到后續工藝的損壞。

此外，后續工藝所形成的元件在凹陷116處會累積電荷，繼而在集成電路中造成元件的次臨限漏電(sub-threshold?leakage?current)現象，使得柵氧化層的臨界啟始電壓值降低。

發明內容

因此，本發明提供一種淺溝渠隔離結構的制造方法，能夠避免在沉積絕緣層時產生缺陷點。

本發明提供一種淺溝渠隔離結構的制造方法，能夠避免在淺溝渠絕緣結構的邊角形成暴露出部份硅基底的凹陷，以防止暴露的硅基底受到后續工藝的損壞。

本發明提供一種淺溝渠隔離結構的制造方法，能夠避免在淺溝渠絕緣結構的邊角形成凹陷，以避免在凹陷處漏電。

本發明提出一種淺溝渠隔離結構的制造方法，此方法提供一個基底，再在基底上形成墊氧化層。接著，在墊氧化層上形成罩幕層后，定義此基底，以在基底中形成溝渠。然后，用具有高蝕刻/沉積比的高密度等離子體化學氣相沉積工藝，在基底上形成填滿溝渠且覆蓋基底的絕緣層，其中高密度等離子體化學氣相沉積工藝的蝕刻/沉積比為0.15至0.6左右。由于高密度等離子體化學氣相沉積工藝具有高蝕刻/沉積比，并具有十分良好的填溝能力，因此能夠在沉積絕緣層時避免缺陷點的產生。然后，除去溝渠外的絕緣層，再依序除去罩幕層以及墊氧化層，以形成淺溝渠隔離結構。