[發明專利]介電層的蝕刻制程無效
| 申請號: | 01118337.3 | 申請日: | 2001-05-24 |
| 公開(公告)號: | CN1388571A | 公開(公告)日: | 2003-01-01 |
| 發明(設計)人: | 陳永修;張欣怡;黃于玲 | 申請(專利權)人: | 矽統科技股份有限公司 |
| 主分類號: | H01L21/311 | 分類號: | H01L21/311;H01L21/3065 |
| 代理公司: | 北京三友知識產權代理有限公司 | 代理人: | 劉朝華 |
| 地址: | 臺灣省新*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 介電層 蝕刻 | ||
本發明是有關于一種蝕刻制程,特別有關于一種介電層的蝕刻制程,以增加蝕刻制程的穩定度,并降低離子轟擊現象所產生的破壞。
眾所周知,在半導體制程中,干蝕刻制程主要是利用電漿所產生的離子轟擊(ion?bombardment)現象來進行非等向性蝕刻,以使垂直方向的蝕刻速率遠大于橫向的蝕刻速率。目前對氧化硅、氮化硅或一般介電層所進行的干蝕刻制程,大多使用含有氟化碳的電漿來執行,其中電漿內的氟原子會與硅原子進行蝕刻反應,而電漿中的碳原子會與硅原子進行高分子反應,因此電漿蝕刻可謂是蝕刻反應與高分子反應所構成。只要適當地調整氟化碳電漿對薄膜的離子轟擊強度與高分子生成量,便可以獲得較佳的蝕刻率、蝕刻選擇比。其主要缺陷在于:
強烈的離子轟擊會破壞薄膜或硅基材的結構與電性,尤其隨著半導體組件的積集度提高與尺寸縮小,電漿所產生的破壞現象會益加嚴重。
參閱圖1-圖4所示,傳統技術提出一種富高分子(polymer-rich)的電漿蝕刻制程來制作側壁子(spacer)。如圖1所示,在硅基底10表面的預定區域上包含有一閘極絕緣層12以及一閘極層14,通過沉積、微影、蝕刻等制程所定義形成的圖案。傳統的制作側壁子的方式,是先于硅基底10表面上形成一介電層16,可由氧化硅或氮化硅所構成,以覆蓋住閘極層14、閘極絕緣層12以及硅基底10的曝露表面。
然后,如圖2所示,進行一富高分子的電漿蝕刻制程,通過調降氟化碳電漿的F/C原子比例,可使電漿蝕刻過程比較傾向于形成高分子。如此一來,當位于閘極層14頂部與硅基底10表面的介電層16被蝕刻去除之后,整個硅基底10表面上會沉積有一高分子薄膜18。
最后,如圖3所示,進行一濕蝕刻制程,將硅基底10浸泡于蝕刻溶液中,如緩沖氧化蝕刻溶液(BOE)或氫氟酸(HF,DHF),通過化學反應將高分子薄膜18去除,而殘留于閘極層14側壁的介電層16則成為一側壁子結構。
該傳統蝕刻方法可以通過高分子薄膜18的沉積,來減少電漿蝕刻過程中離子轟擊對硅基底10與介電層16的破壞,以確保硅基底10與介電層16的結構與電性品質。其主要缺陷在于:
高分子薄膜18的沉積厚度約為150-200A,僅以一般的蝕刻溶液并無法確保高分子薄膜18的去除效果,因此仍將有部分高分子薄膜18會殘留,如圖4所示。若是通過增加蝕刻溶液的濃度或是延長浸泡時間去除高分子薄膜18,則會有蝕刻終點不易控制、制程成本增加以及延長整個制作時間等問題發生。
本發明的目的在于提出一種介電層的蝕刻制程,通過額外的氧電漿處理減少高分子薄膜的沉積厚度,以確保后續蝕刻制程對高分子薄膜的去除目的。
本發明的目的是這樣實現的:一種介電層的蝕刻制程,其特征在于:它包括如下步驟:
(1)提供一硅基底,其表面上覆蓋有一介電層;
(2)對該介電層進行一富高分子的電漿蝕刻制程,以去除掉部分的該介電層,并于該介電層與硅基底的曝露表面上形成一高分子薄膜;
(3)對該高分子薄膜進行一氧電漿處理;
(4)進行一濕蝕刻制程,以將該高分子薄膜完全去除。
該富高分子的電漿蝕刻制程是以一氟甲烷與氧氣為主要的反應氣體的處理。該氧電漿處理是以氧氣與氬氣為主要的反應氣體的處理。該氧電漿處理的溫度范圍為200℃-300℃。該氧電漿處理使該高分子薄膜的厚度變薄。該濕蝕刻制程是將該硅基底浸泡于緩沖氧化蝕刻溶劑中。該介電層是由下列的任一種介電材質所構成:氧化硅、氮化硅或氧化硅/氮化硅/氧化硅結構。該硅基底表面上包含有一閘極絕緣層,一閘極層是定義形成于該閘極絕緣層表面上,該介電層硅覆蓋于該閘極層與硅基底的曝露表面上。該富高分子電漿蝕刻制程,是將該閘極層頂部的介電層去除,且將該硅基底上的部分介電層去除,以使該介電層殘留于閘極層的側壁上。該富高分子電漿蝕刻制程,是使該高分子薄膜形成于該閘極層頂部、該閘極層側壁的介電層表面上以及該硅基底表面所殘留的該介電層表面上。該濕蝕刻制程是將殘留于該硅基底的介電層完全去除。
本發明的主要優點是通過富高分子的電漿蝕刻制程去除第二介電層,并額外利用氧電漿處理高分子薄膜,除了可以增加蝕刻終點的穩定度,并降低離子轟擊現象所產生的破壞之外,更可以確保后續的濕蝕刻制程可完全去除高分子薄膜及硅基底表面的第一介電層的效果;不僅能應用在側壁子的制作上,也可以應用在自我對準硅化物的阻障區的蝕刻制程中,以及EPROM或EEPROM或FLASH等產品的氧化硅/氮化硅/氧化硅結構的制作上。
下面結合較佳實施例和附圖進一步說明。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于矽統科技股份有限公司,未經矽統科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01118337.3/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體金屬內連線的制造方法
- 下一篇:低壓配電網擴頻通信網絡系統及其通信方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





