[發明專利]具有接觸電容器電極的插塞的半導體存儲器及其制造方法無效
| 申請號: | 01117562.1 | 申請日: | 2001-06-29 |
| 公開(公告)號: | CN1330407A | 公開(公告)日: | 2002-01-09 |
| 發明(設計)人: | 洪權;崔亨福 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L27/105 | 分類號: | H01L27/105;H01L27/108;H01L21/8239;H01L21/28 |
| 代理公司: | 柳沈知識產權律師事務所 | 代理人: | 陶鳳波 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 接觸 電容器 電極 半導體 存儲器 及其 制造 方法 | ||
本發明涉及一種用于制造半導體存儲器的方法;更具體地,涉及一種用于制造半導體存儲器上的電容器的方法。
DRAM(動態隨機存取存儲器)單元是一半導體存儲器,通常包括一個晶體管和一個電容器,其中,通過充電將一位數據存儲在一單元中。電容器包括一個底電極、一個介電層和一個上電極。電容器的一個電極與晶體管的源結/漏結相連。電容器的另一個電極與基準電壓線相連。
計算機應用的升級增加了對更高容量存儲芯片的要求。存儲單元尺寸的減小允許有更多的存儲單元封裝到集成電路中。
電容容量與電極面積和介電層的介電常數成比例。隨著存儲單元的面積減小,電容器的電容趨于減小,這降低了存儲單元的性能。
為了提高存儲單元的密度,已提出疊層式電容器。疊層式電容器通過將存儲電極部分地重疊在晶體管上及在位線/字線(word?line)上來制備,因此,有效地減少了每個存儲單元所需的面積。
一插塞(plug)用于將電容器的底電極與晶體管的源結/漏結連接起來。
參照圖1A到圖1C,描述了根據第一傳統方法制造半導體存儲器上的電容器的方法。
如圖1A所示,絕緣層15形成在半導體基片10、諸如場氧化層的隔離層11和晶體管上,而晶體管包括柵絕緣層12、柵電極13以及源/漏結14。其后,插塞16形成在絕緣層15內。插塞16由形成在接觸孔中的多晶硅層16A、歐姆接觸層16B和擴散阻擋層16C構成,所述接觸孔暴露源/漏結之一。
如圖1B所示,通過沉積和構圖(patterning)第一導電層而在擴散阻擋層16C上形成底電極17。由于掩模錯對,在底電極17的制造過程中,擴散阻擋層16C可能暴露出。在高度集成裝置的生產過程中,掩模錯對是經常發生的。
如圖1C所示,介電層18形成在底電極17上,而上電極19則形成在介電層18上。介電層18用呈現非常高介電常數的材料制成,諸如鍶鈦酸鋇(BaSrTiO3,以下縮寫為BST),以提高高度集成裝置的電容。
一種電鍍技術被用于制造底電極而不使用刻蝕工藝。
參照圖2A到圖2E,描述了根據第二傳統方法通過使用電鍍技術制造半導體存儲裝置的方法。
如圖2A所示,絕緣層15形成在半導體基片10、諸如場氧化層的隔離層11和包括柵絕緣層12、柵電極13和源/漏結14的晶體管之上。然后,插塞16形成在該絕緣層內。插塞16包括形成于接觸孔內的多晶硅層16A、歐姆接觸層16B和擴散阻擋層16C,接觸孔暴露源/漏結14中的一個。
如圖2B所示,一種子層(seed?layer)21形成在絕緣層15和插塞16上,然后粘接層22和犧牲層23一層接一層地疊置在種子層21上。
如圖2C所示,犧牲層23和粘接層22被選擇性刻蝕以形成顯露種子層21的開口,底電極17形成在開口中的種子層21上。
如圖2D所示,犧牲層23、粘接層22和種子層21被除去以分隔鄰近的底電極17。
如圖2E所示,介電層18沉積在底電極17和絕緣層15上。然后,上電極19形成在介電層18上。
在第二傳統方法的前述工藝中,當掩模錯對在形成開口的過程中發生時,插塞16的擴散阻擋層16C可能在除去種子層后暴露在外。
根據上述的傳統方法,插塞16的擴散阻擋層16C的暴露部分與介電層18接觸。
擴散阻擋層16C和介電層18之間的接觸導致了若干問題。一個問題是,擴散阻擋層16C在形成介電層18的過程中被氧化,是因為介電層18,諸如BST層是在氧氣環境中及高溫下形成的。呈現低介電常數的擴散阻擋層16C的氧化部分充當電容器中介電層的作用,因此電容器的電容減小了。另一個問題是,擴散阻擋層16C和介電層18之間的逸出功(Work?function)差別小,因此,泄漏電流因肖特基勢壘高度低而增加。
因此,本發明的一個目的是提供一種能夠防止電容器介電層和插塞擴散阻擋層之間的接觸的半導體存儲裝置和一種制造方法。
因此,本發明的另一個目的是提供一種半導體存儲裝置和一種制造方法,其能夠防止電容器電容的降低及電容器底電極與插塞擴散阻擋層之間泄漏電流的增加。
根據本發明的一個方面,提供了一種半導體存儲裝置,其包括:半導體基片,其中柵電極形成在該半導體基片上,且其中源/漏結形成在此半導體基片中;形成在該半導體基片上的層間絕緣層;形成在該層間絕緣層中的插塞,其中,插塞包括擴散阻擋層和用于電鍍的種子層;與該種子層接觸的電容器底電極;形成在該底電極上的介電層;以及形成在該介電層上的上電極。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01117562.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:集成微觸針及其生產方法
- 下一篇:多屏顯示設備和多屏顯示方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





