[發明專利]用于半導體測試系統的電源電流測量單元

無效

• 申請號: 01110514.3
• 申請日: 2001-04-05
• 公開（公告）號: CN1320824A
• 公開（公告）日: 2001-11-07
• 發明（設計）人: 菅森茂
• 申請（專利權）人: 株式會社鼎新
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R19/00
• 代理公司: 永新專利商標代理有限公司
• 代理人: 蹇煒

本發明涉及一種用于測試半導體集成電路，比如大規模集成電路(LSI)的半導體測試系統，更具體地說，涉及一種半導體測試系統上的電源電流測量單元，它能夠快速、準確地測量被測器件的電源電流。本發明的電源電流測量單元更有利地適用于測量一個CMOS集成電路的電源電流I_DD。

本發明的電源電流測量單元，在半導體測試系統中被用來測試半導體集成電路比如LSI(此后也稱之為“被測器件”)。這樣的一個半導體測試系統主要對被測器件進行功能測試，它也有測試DC參數的功能，在這種測試中，評估器件的電壓和電流。本發明是一種用于測量被測器件的電源電流的電源電流測量單元(DC測試單元)，它是DC參數測試的一部分。

本發明的發明者提出了一種基于事件的半導體測試系統(基于事件的測試系統)，它與當今廣泛使用的基于周期的半導體測試系統(基于周期的測試系統)有不同的結構。本發明的電源電流測量單元可以更有利地應用于基于事件的測試系統，然而，當它用于基于周期的測試系統時，它也可以產生顯著的作用。因此，下面對基于周期的測試系統和基于事件的測試系統，做簡短的說明。

圖1A是一個方框圖，它示出了在基于周期的測試系統中的基本配置。在這個例子中，測試處理器11是半導體測試系統中專用的處理器，用于通過測試器總線控制測試系統的運作。根據測試處理器11的模式(pattern)數據，模式發生器12分別提供定時數據和波形數據給定時信號發生器13和波形格式器14。波形格式器14使用模式發生器12的波形數據和定時信號發生器13的定時數據，產生一個測試模式(pattern)，該測試模式通過驅動器15被提供給一個被測器件(DUT)19。

DUT19響應測試模式產生一個輸出信號，它被提供給插針電子裝置20中的模擬比較器16。模擬比較器16的參考電平為預定閾值的電壓電平，上述輸出信號被模擬比較器16轉換成邏輯信號。邏輯信號通過邏輯比較器17，與模式發生器12的期望值數據進行比較。邏輯比較的結果被儲存在一個對應于DUT19的地址的失效(failure)存儲器18中。

在這樣的一個基于周期的測試系統里，對于每個測試周期，用于產生測試模式的模式數據必須分別由波形數據、向量數據和定時數據來描述。因此，涉及基于周期的測試系統的硬件和軟件就變得很復雜，這就很難構成一個使每個測試插針與其它的插針無關的測試系統。

圖1B是一個概略的方框圖，它示出了基于事件的測試系統中基本配置的例子。基于事件的測試系統更詳細的描述，公開在美國專利申請NO.09/406,300和美國專利申請No.09/259,401中，它們是由本發明的同一發明者申請的。

在這個例子中，基于事件的測試系統包括：主機42、總線接口43、內部總線45、地址控制邏輯電路48、失效存儲器47、由事件計數存儲器50和事件游標存儲器51組成的事件存儲器、事件求和與縮放(scaling)邏輯電路52、事件發生器24、插針電子裝置26。被測半導體器件(DUT)28是連接到插針電子裝置26上的。

主機42的一個例子是具有UNIX操作系統的工作站。主機42具有作為用戶接口的功能，以使用戶可以指示測試的啟動和停止操作，可以裝載試驗計劃和其它測試條件，或者可以在主機中執行試驗結果分析。主機42通過系統總線44和總線接口43與硬件檢測系統相連。

內部總線45是硬件檢測系統中的一個總線。地址控制邏輯電路48的一個例子是一臺測試器處理器，它是硬件檢測系統專用的，并且用戶不可訪問。基于主機42的試驗程序和條件，地址中央邏輯電路48提供指令給測試系統中的其它功能塊。失效存儲器47把試驗結果，比如DUT28的失效(failure)信息，存儲在地址控制邏輯電路48定義的地址中。儲存在失效存儲器47中的信息，是用于被測器件的失效分析階段的。

地址控制邏輯電路48把地址數據提供給由事件計數存儲器50和事件游標存儲器51構成的事件存儲器。事件存儲器存儲描述每個事件和事件定時的定時數據(從“1”到“0”變化或者從“0”到“1”變化)。例如，事件存儲器通過兩種不同的數據類型來存儲定時數據，一個是表示基準時鐘整數倍的整數部分數據，另一個是表示基準時鐘分數的分數部分。