[發(fā)明專利]使用源極偏壓執(zhí)行非揮發(fā)性內存單元寫入動作的方法

有效

• 申請?zhí)枺?/td>: 01110482.1
• 申請日: 2001-04-12
• 公開（公告）號: CN1380658A
• 公開（公告）日: 2002-11-20
• 發(fā)明（設計）人: 陳益民;陳炳動
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C7/00
• 分類號: G11C7/00;H01L21/8239
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 程偉

本發(fā)明是關于一種使用源極偏壓執(zhí)行非揮發(fā)性內存單元寫入動作的方法，可將記憶單元中寄生電容所產生的不良效應去除，且簡化偏壓電路、增加組件可靠度及減少干擾。

過去十年來，非揮發(fā)性閃存技術有著長足的進步。許多能夠做出更快速及更高密度閃存裝置的數(shù)組結構及寫入/抹去技術不斷地被提出。近年來，Chisel(Channel?Initiated?Secondary?Electron)寫入技術因具有數(shù)項顯著的優(yōu)點而倍受重視。其中一個優(yōu)點是，Chisel寫入法具有控制V_th的功能，且在快速寫入后自行關閉并在極短時間到達飽和狀態(tài)V_th，使得其能夠校正過度抹除之位，且不需寫入檢查(programming?verify)的動作，亦適用于多層閃存。另一優(yōu)點為其需要較小的電流/功率即可達到所需的寫入速度，所以適用于低功率的應用中。再者，其使用了一非門極偏壓(back?gate?bias)，因而解決了在體積縮小時會造成的擊穿(punch?through)及源極耦合激活的問題。

圖1是一使用Chisel寫入法的非揮發(fā)性內存單元結構的示意圖。其包括一P型基底P_SUB、一深N型井區(qū)DNW、一P型井區(qū)PW、一浮置柵極FG、一控制柵極CG、一做為漏極用的N⁺摻雜區(qū)D、一做為源極用的N⁺摻雜區(qū)S、一做為基體用的P⁺摻雜區(qū)B及四個偏壓端點Vg、Vd、Vb、Vs。另外，表1列出了一傳統(tǒng)上使用Chisel寫入法的非揮發(fā)性記憶單元的各項偏壓值。其中，Vdp、Vgp、Vsp、Vbp分別代表漏極寫入電壓值、柵極寫入電壓值、源極寫入電壓值及基體寫入電壓值，而Vdr、Vgr、Vsr、Vbr分別代表的漏極讀取電壓值、柵極讀取電壓值、源極讀取電壓值及基體讀取電壓值。特別的是，在表1中可以看出在進行寫入時需要一back-gate偏壓，即V_bp-V_sp＝-2~-3V，且V_bp亦小于零。而在讀取時，V_br為零。表1

漏極偏壓柵極偏壓源極偏壓基體偏壓寫入Vdp＝3.3VVgp＝5VVsp＝0VVbp＝-2~-3V讀取Vdr＝1.2~1.5VVgr＝3.3VVsr＝0VVbr＝0V