[發(fā)明專利]適用于靜電放電防護(hù)的電壓控制元件及其保護(hù)電路

有效

• 申請?zhí)枺?/td>: 01109356.0
• 申請日: 2001-02-28
• 公開（公告）號(hào): CN1373513A
• 公開（公告）日: 2002-10-09
• 發(fā)明（設(shè)計(jì)）人: 林耿立;柯明道
• 申請（專利權(quán)）人: 世界先進(jìn)積體電路股份有限公司
• 主分類號(hào): H01L23/60
• 分類號(hào): H01L23/60
• 代理公司: 北京紀(jì)凱知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 程偉

本發(fā)明是有關(guān)于一種靜電放電(electrostatic?discharge，ESD)防護(hù)元件以及其相關(guān)的ESD防護(hù)電路與ESD防護(hù)系統(tǒng)。

隨著制程技術(shù)的進(jìn)步，ESD的耐受力已經(jīng)是集成電路(integratedcircuit，IC)的可靠度需要主要考慮的問題之一。尤其是半導(dǎo)體制程技術(shù)進(jìn)入深亞微米時(shí)代(deep?submicron?regime)后，縮小尺寸(scaled-down)的晶體管、較淺的摻雜接面深度、較薄的柵氧化層、輕摻雜的漏極結(jié)構(gòu)(lightly-doped?drain，LDD)、淺溝隔離(shallow?trenchisolation，ST1)制程以及金屬硅化物(salicide)制程等，對于ESD應(yīng)力而言都是比較脆弱的。因此，在IC的輸出入埠便必須設(shè)置ESD防護(hù)電路，用以保護(hù)1C中的元件免于遭受ESD損害。

圖1A為一現(xiàn)有的DSD防護(hù)電路，是使用一NMOS(N-type?Metaloxide?semiconductor?transistor)NE作為主要的ESD防護(hù)元件。NE的柵極與源極相接。圖1B為圖1A中的NMOS晶體管的電壓電流曲線圖。因?yàn)镹E為一個(gè)加強(qiáng)式(enhance-mode)NMOS，于一般正常操作時(shí)，NE為關(guān)閉狀態(tài)，所以外界的電訊信號(hào)可以通過輸出入(lnput/output)接合墊10而進(jìn)入內(nèi)部電路12。當(dāng)一相對于VSS為正脈沖的ESD事件發(fā)生于N/O接合墊10時(shí)，NE的漏極電壓超過觸發(fā)電壓Vtrig，即為NE的漏極(drain)與基底(substrate)之間的接面崩潰電壓，觸發(fā)了寄生于NE中的雙接面晶體管。在ESD應(yīng)力破壞內(nèi)部電路中的元件之前，釋放ESD電流。

然而，經(jīng)由一般的CMOS制程所制造，NMOS的漏極與基極之間的接面崩潰電壓通常高達(dá)10多伏特。如此的高電壓對于先進(jìn)的制程所制作出的柵極絕緣層都是難以忍受的。因此，如何降低觸發(fā)電壓Vtrig便成為此類ESD防護(hù)電路的主要課題。

圖2A以及圖2B為兩個(gè)現(xiàn)有具有較低觸發(fā)電壓的NMOS剖面示意圖。利用離子注入，在源極與漏極的N+摻雜區(qū)下形成一崩潰觸發(fā)層(20或22)。崩潰觸發(fā)層(20或22)的目的在于形成一個(gè)相對于原本N+摻雜層16與P型基底18所形成的PN接面更為容易崩潰的PN接面，也就是降低了NMOS的漏極對基極的崩潰電壓。如此，可以加速寄生于NMOS的BJT的開啟時(shí)間，避免ESD應(yīng)力破壞了內(nèi)部電路中的元件。

現(xiàn)有的ESD防護(hù)電路亦有運(yùn)用SCR來作為主要的ESD防護(hù)元件。SCR在一般的工作狀態(tài)時(shí)，呈現(xiàn)關(guān)閉的狀態(tài)。當(dāng)ESD事件發(fā)生時(shí)，SCR才會(huì)被觸發(fā)而釋放ESD電流。而如何降低SCR的觸發(fā)電壓Vt，往往也是使用SCR為防護(hù)元件的主要課題。

本發(fā)明的目的在于提出一種適用于靜電放電防護(hù)的電壓控制元件及其保護(hù)電路，該靜電放電防護(hù)的電壓控制元件及其保護(hù)電路可以完全不用考慮現(xiàn)有的ESD防護(hù)元件所要面對的觸發(fā)電壓的問題。

本發(fā)明的另一目的在于提出一種適用于靜電放電防護(hù)的電壓控制元件及其保護(hù)電路，該靜電放電防護(hù)的電壓控制元件以及其相關(guān)電路使整個(gè)集成電路的接合墊，都可獲得良好的ESD防護(hù)。

本發(fā)明的目的可以通過以下措施來達(dá)到：

一種適用于靜電放電防護(hù)的電壓控制元件，適用于一集成電路，耦合于一第一接合墊與一第二接合墊之間，當(dāng)一工作電源供給該集成電路電源時(shí)，該防護(hù)元件呈現(xiàn)關(guān)閉狀態(tài)，當(dāng)該工作電源不供給該集成電路電源時(shí)，該防護(hù)元件呈現(xiàn)保持導(dǎo)通狀態(tài)，可以釋放發(fā)生于該第一接合墊與該第二接合墊之間的一靜電放電事件所產(chǎn)生的電流。

一種適用于靜電放電防護(hù)的電壓控制元件的保護(hù)電路，連接于一第一接合墊以及一第二接合墊之間，包含有：

一靜電放電防護(hù)元件，連接于該第一接合墊以及該第二接合墊之間；以及

一偏壓產(chǎn)生器，當(dāng)一工作電源提供該集成電路電源時(shí)，用以控制該靜電防護(hù)元件呈現(xiàn)關(guān)閉狀態(tài)；

其中，當(dāng)該工作電源沒提供該集成電路時(shí)，該靜電防護(hù)元件為開啟狀態(tài)，可以釋放發(fā)生于該第一接合墊與該第二接合墊之間的—靜電放電事件所產(chǎn)生的電流。

一種適用于靜電放電防護(hù)的電壓控制元件的保護(hù)系統(tǒng)，適用于一集成電路，該集成電路包含有復(fù)數(shù)個(gè)接合墊Pad1…padN，該防護(hù)系統(tǒng)包含有：

一靜電放電匯流線(靜電放電bus?line)；

復(fù)數(shù)個(gè)靜電放電防護(hù)元件D1…DN，每一靜電放電防護(hù)元件Dn連接于一相對應(yīng)的Padn與該靜電放電匯流線之間；以及