[發明專利]一種層間介電層平坦化的方法

有效

• 申請號: 01103003.8
• 申請日: 2001-01-23
• 公開（公告）號: CN1367531A
• 公開（公告）日: 2002-09-04
• 發明（設計）人: 簡山杰;吳德源;林永昌
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/822
• 分類號: H01L21/822;H01L21/8242;H01L21/3105
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

1.一種層間介電層(inter?layer?dielectric，ILD)平坦化(planarization)的方法，該方法包含有下列步驟：

提供一半導體晶片，該半導體晶片的硅基底(silicon?substrate)表面已定義有一周邊電路區(periphery?circuits?region)以及一存儲陣列區(memory?arrayarea)，且該周邊電路區上設有多個金屬氧化物半導體(metal?oxidesemiconductor，MOS)晶體管，而該存儲陣列區上設有多個MOS晶體管以及多個電容器；

于該半導體晶片表面形成一介電層，并覆蓋子各該MOS晶體管以及各該電容器之上；

于該介電層表面形成一光阻層；

進行一黃光制作工藝，以去除該存儲陣列區上方部分的該光阻層；

利用殘余的該光阻層當作硬罩幕(hard?mask)，以蝕刻該存儲陣列區上方的該介電層至一預定深度；以及

對該介電層進行一平坦化制作工藝(planarization?process)。

2.如權利要求1的方法，其中各該電容器均是由一上電極(topelectrode)、一電容介電層(dielectric?layer)以及一下儲存電極(storage?node)所構成。

3.如權利要求2的方法，其中該黃光制作工藝的光罩(mask)圖案是利用各該電容器的下儲存電極的布局(layout)圖案當作反光罩(reverse?mask)所形成的。

4.如權利要求2的方法，其中該黃光制作工藝的光罩圖案是利用各該電容器的上電極的布局圖案當作反光罩所形成的。

5.如權利要求1的方法，其中該預定深度大于6000埃(angstrom)。

6.如權利要求1的方法，其中該平坦化(planarization)制作工藝是為一化學機械研磨(chemical-mechanical?polishing，CMP)制作工藝。

7.一種改善層間介電層(ILD)平坦化的方法，該方法包含有下列步驟：

提供一半導體晶片，該半導體晶片的硅基底表面已定義有一周邊電路區以及一存儲陣列區，且該周邊電路區上設有多個MOS晶體管，而該存儲陣列區上設有多個MOS晶體管以及多個電容器；

于該半導體晶片表面形成一介電層，并覆蓋于各該MOS晶體管以及各該電容器之上；

于該介電層表面形成一光阻層；

進行一黃光制作工藝，以各該電容器的布局圖案當作反光罩，去除該存儲陣列區上方部分的該光阻層；

利用殘余的該光阻層當作硬罩幕，以蝕刻該存儲陣列區上方的該介電層至一預定深度；以及

對該介電層進行一平坦化制作工藝。

8.如權利要求7的方法，其中各該電容器均是由一上電極、一電容介電層以及一下儲存電極所構成。

9.如權利要求8的方法，其中該反光罩是利用各該電容器的下儲存電極的布局圖案所形成的。

10.如權利要求8的方法，其中該反光罩是利用各該電容器的上電極的布局圖案所形成的。

11.如權利要求7的方法，其中該預定深度大于6000埃。

12.如權利要求7的方法，其中該平坦化制作工藝是為一化學機械研磨(CMP)制作工藝。