[發明專利]為了檢查目的具有二重核心邏輯電路和硬件故障輸入的集成電子組件

無效

• 申請號: 00814930.5
• 申請日: 2000-10-24
• 公開（公告）號: CN1384936A
• 公開（公告）日: 2002-12-11
• 發明（設計）人: M·加梅斯盧;K·克勞澤
• 申請（專利權）人: 西門子公司
• 主分類號: G06F11/16
• 分類號: G06F11/16;G06F11/267
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 鄭立柱,張志醒

1.集成電子組件(ICT)，具有一定數目的接頭(INP，OUP)，具有至少兩個同樣的、按照同步運行方式運行的核心轉換電路(KK0，KK1)以及具有一個比較裝置(VGL)，經過檢查輸入端(cpi)為了相互比較將核心轉換電路(KK0，KK1)相互對應的輸出端(ou0-1，ou1-1；...；ou0-n，ou1-n)的信號輸入給比較裝置，和為了輸出故障信號當這些信號不一致時比較裝置有一個比較器輸出(vgs)，

其特征為，

為了檢查目的，至少一個硬件故障輸入(XR0，XR1)是可以由至少一個故障控制輸入(cx0，cx1)控制的，其中將故障輸入端(XR0，XR1)連接在比較裝置(VGL)的至少一個檢查輸入端(cpi)的前面。

2.按照權利要求1的集成電子組件，

其特征為，

具有一定數目邊界檢查輸出單元(BO1，...BOn)的邊界檢查試驗邏輯電路，其輸入端(oup-1，...，oup-n)各自是與核心轉換電路之一的一個輸出端(ou0-1，...，ou0-n)和其輸出端是與組件(ITC)作為信號輸出端伸出的接頭(OUP)相連接的，以及

具有至少一個由邊界檢查試驗邏輯電路控制的乘法器裝置(CMX)，經過乘法器裝置將比較裝置(VGL)中從檢查輸入端(cpi)推導出來的比較結果信號(co1)輸入給一個邊界檢查輸出單元(BO1)。

3.按照權利要求2的集成電子組件，

其特征為，

比較裝置(VGL)至少有一個比較手段(CZ1)，

將核心轉換電路相互對應的輸出端(ou0-1，ou1-1)，即將每個核心轉換電路(KK0，KK1)各自一個輸出端引導到比較手段作為檢查輸入端(cpi)和

從比較裝置中將這些輸出的比較相互確定的比較結果信號(co1)經過乘法器裝置(CMX)輸入給一個邊界檢查輸出單元(BO1)。

4.按照權利要求1至3之一的集成電子組件，

其特征為，

控制邏輯電路(BSL)，至少有一個從組件(ITC)伸出的接頭作為數據輸入端(TDI)用于將指令信號輸入給控制邏輯電路(BSL)以及至少與故障控制輸入端(cx0，cx1)相連接的一個故障控制輸出端(FIA)，其中將控制邏輯電路構成為，將經過數據輸入端(TDI)輸入的指令信號解碼，從中推導出用于故障控制的指令和對應于這些指令放在至少一個故障控制輸出端(FIA)上。

5.按照權利要求4的集成電子組件，

其特征為，

將控制邏輯電路(BSL)構成為組件的邊界檢查試驗邏輯電路的一部分和將數據輸入端(TDI)構成為邊界檢查試驗邏輯電路試驗接口(TAP)的試驗數據輸入端。

6.按照權利要求1至5之一的集成電子組件，

其特征為，

至少一個故障控制輸入(cx0)控制一組故障輸入，即核心轉換電路之一(KK0)的并聯的輸出端(ou0-1，...，ou0-n)的檢查輸入端的故障輸入(XR0)。

7.按照權利要求6的集成電子組件，

其特征為，

對于每個核心轉換電路(KK0，KK1)各自安排了一個故障控制輸入端(cx0，cx1)，故障控制輸入端控制一組故障輸入(XR0，XR1)。