[發明專利]多處理器系統

無效

• 申請號: 00811299.1
• 申請日: 2000-08-02
• 公開（公告）號: CN1369075A
• 公開（公告）日: 2002-09-11
• 發明（設計）人: J·哈斯林格
• 申請（專利權）人: 西門子公司
• 主分類號: G06F15/173
• 分類號: G06F15/173;G06F13/40;G06F15/80
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 鄭立柱,張志醒

本發明涉及到一種多處理器系統，這是由n個數目的處理器和屬于這些處理器的共同存儲器以及處理器可以從工作存儲器中存取的總線系統構成的。

這種形式的多處理器系統可以使用在很多領域，這樣還應用在語言交換設備的座標處理器上，例如申請人的EWSD-系統上。可以位于各種部件上的處理器和工作存儲器是經過一個并聯總線相互連接的，其中在很多情況下總線系統代表了系統效率的“瓶頸”。

將存儲器的效率通過比較快的存儲器組件和/或附加并聯工作的存儲庫和將每個處理器通過比較高的節拍頻率可以比較容易提高時，這不涉及到總線系統，因為總線系統的速度是受機械尺寸，電容負荷等限制的。可以通過提高節拍頻率或總線加寬提高總線帶寬，例如從16到32比特，然而人們在這里常常遇到電的和機械的限制。

因此本發明的任務是創建一種多處理器系統和在其中用提高效率緩和總線系統的麻煩。

這些任務可以用開始敘述形式的多處理器系統解決，在其中按照本發明的工作存儲器是經過各自一個雙向串聯的導線與每個處理器連接的。

感謝本發明人們達到了比較高的總線帶寬和因此也達到了每個處理器比較高的存儲器帶寬，因為例如電容負荷比較小。此外接口的機械尺寸也減小。

本發明有益變型的特征是，將共同的工作存儲器分布在r個數目的存儲器組件上，其中每個存儲器組件是經過雙向串聯導線與每個處理器連接的。用這種方法可以繼續提高效率，因為處理器也可以相互無關地平行地從部件中存取。

為了提高安全性或兀余可以是合適的，如果將每個存儲部件構成為雙重的，其中每個處理器經過各自一個串聯導線不僅與每個存儲部件而且與其副本相連接。

此外在提高聯合兀余的意義上是符合目的的，如果將一個部件的存儲容量分布在多個存儲庫中。也可以從存儲庫中相互無關地和平行地被處理器存取。

在一個喜歡的結構上，這個也很為維護奠定基礎，是將處理器分成p個數目的處理器部件，其中同樣m數目的處理器包括了每個處理器部件的優點。

如果將串聯導線構成為光學導線，得到符合實際的實現所希望的高數據傳輸率。

本發明所有的其他優點在下面借助于表示在附圖上的實施例進行詳細敘述。在唯一的附圖上按照電路框圖形式表示了按照本發明的多處理器系統。

例如將被表示的多處理器系統的實施例可以應用在語言網絡交換上作為座標處理器，是由一共p×m處理器PRO₀₀₀...PRO_pm構成的。在處理器部件PEX_i0...PEX_ip中各自包括m個處理器，例如在插件卡上，在其上一共存在p個這樣的處理器部件和因此前面敘述的一共pxm處理器。每個處理器有一個處理器接口P_i00...P_i0m直到P_ip0...P_ipm。

將工作存儲器CMY提供給處理器使用和這個工作存儲器位于一共r個存儲部件CMY_i0...CMY_ir上。將部件的存儲容量分在多個存儲庫MB₀₀...MB₀₇直到MB_r0...MB_r7上和在這個上面使每個存儲部件雙重，這在附圖上是通過位于后面的卡表示的。

每個存儲部件CMY_i0...CMY_ir對應于處理器的數目n＝p×m具有n個接口C_i00...C_i0n直到C_ir0...C_irn和一個雙向串聯導線從每個接口引導到處理器的相應接口上，例如導線l_llr0從第二個處理器部件的第二個處理器到第r個存儲部件CMY_ir的第一個接口上。按照意義的這當然也適合于與存儲部件的副本連接。

被表示的結構允許在存儲器CMY同時進行r×8存取，先決條件是系統是用r×8處理器構成的和涉及到存儲庫和存儲部件的存取是相應分布的。

由于分布在p×m處理器上還可以很快地進行存儲器復制，和存儲器復制過程也可以分布在p×m處理器上和因此明顯地實際上系數為p×m的加速。首先通過與每個處理器串聯成為每個存儲部件使這成為可能，和每個存儲部件由于存儲庫結構平行地進行直到八個循環。

根據在處理器和存儲器之間數據傳輸率的要求人們選擇雙線導線。對于高傳輸率建議使用具有相應接口的光學導線。