[發明專利]CMOS處理過程

有效

• 申請號: 00808861.6
• 申請日: 2000-04-17
• 公開（公告）號: CN1355933A
• 公開（公告）日: 2002-06-26
• 發明（設計）人: A·瑟德貝里
• 申請（專利權）人: 艾利森電話股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王岳,李亞非

技術領域

一般而言，本發明涉及一種CMOS處理過程，更具體地說，涉及一種在CMOS處理過程中產生高電壓MOS晶體管的方法。

發明背景

在ADSL(非對稱數字用戶線)系統中，數據在現有的電話線上以高速從中心辦公室傳送到用戶。

在中心辦公室，有一個帶有模擬前端的單獨的ADSL卡，包含例如高速AD/DA轉換器、線路驅動器和接收器。

為實現速度和信噪比方面所需要的性能，線路驅動器必須以10V以上的供電電壓進行工作。與此同時，對于AD/DA部分又必須使用現代混合信號技術，它使用亞微米通道長度。這種技術通常不能工作在5V以上。所以使用雙極技術在單獨的芯片上實現線路驅動器，而使用適于現代AD/DA設計的普通CMOS技術來實現模擬前端的其余部分。

如果對標準的CMOS處理過程添加額外的處理步驟，當然有可能在同一芯片上包括線路驅動器作為模擬前端的其余部分，但與標準技術相比，這一過程會更復雜和更昂貴。例如，這可使用Bi?COMS處理過程來完成，即包括雙極和CMOS晶體管二者的一個過程，這里雙極部分被優化以適用于線路驅動器。然而，如前所述，與單個CMOS過程相比，這一過程更昂貴和復雜。

還可使用雙柵極CMOS過程來實現，它包括帶有兩個不同柵極氧化物的CMOS裝置。于是，較厚的柵極氧化物將能應付較高的電壓。當然，這一過程也更復雜。再有，使用這類CMOS裝置將難于得到ADSL所必須的性能，因為較厚的柵極氧化物在高頻處理降低了性能。

再一種途徑將是對該過程增加一個LDMOS，這里通過在n阱內部添加一個額外的P摻雜區來設置通道長度和閾值電壓，于是需要額外的處理步驟，而低電壓裝置和高電壓裝置將得到不同的閾值電壓。

發明概述

本發明的目標是使用適于低電壓混合信號設計的普通CMOS處理過程來實現同一芯片上模擬前端的所有必要功能，該模擬前端也包括線路驅動器。

這一點的實現在于修改MOS晶體管的設計，使該處理過程所包括的高電壓MOS晶體管有與低電壓n通道MOS晶體管類似的頻率性能和相同的閾值電壓。添加高電壓MOS晶體管，但無需對處理流程添加任何額外的掩蓋步驟或其他步驟。相反，電壓分布在一個擴展的場區域內部，它包含的n阱摻雜劑與為低電壓PMOS晶體管所形成的相同。

于是，在同一CMOS處理過程中，在同一基片上與低電壓NMOS晶體管和低電壓PMOS晶體管一起生產出高電壓MOS晶體管。再有，對于低電壓晶體管，供電電壓能被降低，卻不改變高電壓晶體管的擊穿電壓能力。

附圖簡述

將參考附圖1-12更詳細地描述本發明，圖1-12顯示出根據本發明在-CMOS處理過程中的不同步驟。

發明描述

圖1是一個基片1的截面圖，例如在一硅襯底上的P型襯底或P型硅層，不同地涂以氧化物掩膜2，例如SiO₂，以開口3確定襯底中哪里是用于高電壓MOS晶體管(圖1中的右側)和低電壓PMOS晶體管(圖1中的左側)的n阱區域所在地。

圖2是圖1所示帶有掩膜2和開口3的襯底的頂視圖。

圖3是帶有掩膜2和開口3的襯底1的截面圖，這是對高電壓MOS晶體管和低電壓PMOS晶體管分別已產生了n阱區域4和5之后的情況。

n阱4和5是通過掩膜2中的開口3在襯底上摻雜形成的。例如，這種摻雜可利用磷的離子注入來完成。

在一個CMOS處理過程中，n阱區域是定義PMOS晶體管位置的區域。

根據本發明，用于創建漏極區的注入和掩膜列與創建分配高電壓晶體管電壓電位的區域所用的注入和掩膜是相同的。

在一個未顯示出的步驟中，掩膜2從襯底1上被清除，并在襯底上沉積一個保護膜，例如硅的氮化物(Si₃N₄)保護膜。

圖4是在已經去掉了保護膜的一些部分之后襯底1的截面圖。

保護膜的剩余部分6位于高電壓MOS晶體管以及低電壓NMOS和PMOS晶體管的源、柵和漏極區域所要確定的位置。低電壓NMOS晶體管要位于高電壓MOS晶體管和低電壓PMOS晶體管之間。

接下來，襯底1暴露于氧化性氣體中，以在未被保護膜6復蓋的區域上產生氧化物。在圖5中，這些氧化物區域用7表示。