[發明專利]CMOS處理過程

有效

• 申請號: 00808861.6
• 申請日: 2000-04-17
• 公開（公告）號: CN1355933A
• 公開（公告）日: 2002-06-26
• 發明（設計）人: A·瑟德貝里
• 申請（專利權）人: 艾利森電話股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王岳,李亞非

1.一種在CMOS處理過程中在一襯底上與低電壓NMOS晶體管和低電壓PMOS晶體管一起產生高電壓MOS晶體管的方法，包括：

在襯底上產生一掩膜，以其開口確定用于高電壓MOS晶體管和低電壓PMOS晶體管的n阱區在襯底中的所在位置；

通過所述掩膜開口對襯底摻雜，以在同一處理步驟中產生高電壓MOS晶體管和低電壓PMOS晶體管二者的n阱區；

去除該掩膜；

在該基片上沉積一個保護膜；

對高電壓MOS晶體管以及低電壓NMOS和PMOS晶體管二者的源極、柵極和漏極區所在處以外的地方去掉該保護膜；

使該襯底暴露于氧化性氣體中，以在未被保護膜復蓋的區域上產生氧化物；

去掉保護膜的其余部分；

通過在襯底上產生薄的柵極氧化物以及在其上沉積多晶硅層和使該多晶硅層形成圖案，來為高電壓MOS晶體管以及低電壓NMOS和PMOS晶體管二者確定柵極區，

在同一處理步驟中，確定低電壓NMOS晶體管和高電壓MOS晶體管二者的漏極區和源極區所對應的n⁺區。

2.如權利要求1的方法，其特征在于其圖案為高電壓MOS晶體管柵極的多晶硅在氧化物邊緣上擴展，從而使高電壓MOS晶體管柵極下方的氧化物厚度分別向著源極和漏極改變。

3.如權利要求2的方法，其特征在于源極一側上柵極下方氧化物的厚度與漏極一側上柵極下方氧化物的厚度之間的差別被選擇為大于因子10。

4.如權利要求1的方法，其特征在于高電壓MOS晶體管的溝道長度決定于確定n阱區和柵極多晶硅的掩膜之間的填充物。

5.如權利要求1的方法，其特征在于高電壓MOS晶體管能承受兩倍于低電壓晶體管的電壓。

6.如權利要求1的方法，其特征在于低電壓NMOS晶體管和高電壓MOS晶體管的閾值電壓相同。

7.如權利要求1的方法，其特征在于襯底選為P型襯底。

8.如權利要求1的方法，其特征在于所選襯底在不同摻雜的襯底上包含一個P型硅層。

9.與使用低電壓CMOS晶體管作為AD/DA轉換器的同時，使用一高電壓MOS晶體管作為模擬線路驅動器，該高電壓MOS晶體管是與低電壓CMOS晶體管在同一處理過程中在一襯底上產生的。