[發明專利]非易失存儲器

有效

• 申請號: 00805606.4
• 申請日: 2000-02-25
• 公開（公告）號: CN1345466A
• 公開（公告）日: 2002-04-17
• 發明（設計）人: D·K·劉;王鼎華
• 申請（專利權）人: 硅芯片公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247;H01L27/115;H01L21/336;H01L29/788
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 羅朋,梁永

發明背景

本發明一般涉及到非易失存儲器，確切地說是涉及到電可擦非易失存儲器。????

非易失存儲器單元由于即使在存儲器電源被關斷時也保持其記錄的信息而具有優點。有幾種不同的非易失存儲器，包括可擦可編程只讀存儲器(EPROM)、電可擦可編程只讀存儲器(EEPROM)、以及快速EEPROM存儲器。通過曝光，EPROM可被擦除，但借助于在浮柵上進行溝道熱電子注入而可電編程。常規的EEPROM具有相同的編程功能，但代替光可擦除，還能夠借助于電子隧穿而被擦除和編程。于是，可以在這些存儲器中存儲信息，在電源被關斷時保持信息，且若有需要，則可以用適當的技術進行擦除以便重新編程。快速EEPROM可以被成塊地擦除，通常使其讀出存取時間優于常規的EEPROM。

目前，快速存儲器得到了廣泛的普及。例如，快速存儲器常常被用來提供希望儲存需要快速更新的編碼的微控制器、調制解調器、和SMART電纜等的單片存儲器。

雖然快速存儲器與EEPROM關系密切，但在許多情況下，快速存儲器由于其單元尺寸更小意味著能夠更經濟地制造而被優選。然而，快速存儲器與EEPROM常常具有非常相似的單元特征。

非易失存儲器單元在某些方面不同于在稱為邏輯器件的例如以存儲器單元工作的微控制器之類的電子元件中大量使用的晶體管。邏輯器件由采用單個柵電極的晶體管組成。非易失存儲器通常包括二個柵電極，即通常所知的彼此疊層的控制柵電極和浮置柵電極。由于這一結構差別，故可以用不同的工藝來制作非易失存儲器和邏輯器件。這可能明顯地增加工藝復雜性和制造成本。

特別是對于EEPROM，單元的電編程通常要求對單元施加明顯的電位。這些電位引起電子從N+區隧穿到浮柵上。額外的復雜性可能來自于需要對存儲器單元提供比正常晶體管工作所需明顯更高的電壓。

雖然工業界已經逐漸接受邏輯和非易失存儲器對分立工藝技術的要求，而且工業界人士也已經逐漸承認為了對快速EEPROM進行編程而需要大電流，但對電可擦除又可編程而無需特別工藝技術或相對較高的編程電壓和較高的電流的非易失存儲器，可能存在明顯的需求。

而且，采用常規的快速EEPROM，單元的電編程通常要求對單元施加大電流。這一電子流的很小部分從漏耗盡區被注入到浮柵上。這意味著這種器件的注入效率低(例如1×10^-9)。對大電流的要求，由于工作于低電壓下的大電流源的設計而增加了額外的復雜性。

發明概述

根據一個實施例，制作存儲器單元的方法包括制作彼此分隔開的第一柵和第二柵。第一和第二柵被用作注入劑掩模，以便在柵之間形成注入區。

附圖簡述

圖1是一個實施例的陣列結構的示意圖；

圖2是高倍放大的頂部平面圖，示出了圖1所示實施例的一個單元的半導體裝置的布局；

圖3是沿圖2中3-3線的剖面圖；

圖4是制造器件過程中沿圖2中3-3線的剖面圖；而

圖5是本發明另一個實施例中的沿圖2中3-3線的剖面圖。

優選實施例的描述

參照附圖，其中相似的參考號被用于幾個圖中的相似的零件，圖1所示的存儲器單元10包括讀出晶體管12和選擇晶體管14。這一結構被有利地制作在電隔離的浮柵22位于其上的半導體層上。

對于各個單元10a-10d，選擇晶體管14的源13被源節點56控制。選擇晶體管11的柵被節點51控制。讀出晶體管12的控制柵27被控制節點57控制。讀出晶體管12的漏16被連接到漏節點55。

圖2所示的用來實現單元10的布局，包括控制柵27。控制柵27延伸跨越被讀出晶體管12的漏16和選擇晶體管14的源13包圍的有源區18.選擇柵11還平行于控制柵27延伸于其下，將控制柵27和區域15a的邊沿包圍起來。控制柵27可以不自對準于選擇柵11和讀出柵12。浮柵22還位于有源區18上方的控制柵27下方的隔離區中。

圖2示出了漏16可以包括連接到漏擴散區16的接觸55。源節點56也可以由接觸形成。

圖3示出了讀出晶體管12和選擇晶體管14的關系。浮柵22組成具有漏16和源13的晶體管部分。同樣，選擇柵11組成源13和漏16之間的晶體管的其它部分。讀出晶體管12包括溝道25a，而選擇晶體管14包括溝道24。控制柵組成其溝道為15a的電容器的平板。選擇柵14、浮柵22、和控制柵27，構成具有源13和漏16的晶體管的柵。