[發明專利]電子電路內裝自測試的裝置和方法有效
| 申請號： | 00805160.7 | 申請日： | 2000-03-13 |
| 公開（公告）號： | CN1344416A | 公開（公告）日： | 2002-04-10 |
| 發明（設計）人： | O·克尼夫勒;G·迪舍爾 | 申請（專利權）人： | 因芬尼昂技術股份公司 |
| 主分類號： | G11C29/00 | 分類號： | G11C29/00 |
| 代理公司： | 中國專利代理(香港)有限公司 | 代理人： | 馬鐵良,張志醒 |
| 地址： | 德國*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 電子電路 測試 裝置 方法 | ||
1.用于包含組合邏輯電路(10)和存儲器(12)的電子電路的內裝自測試的裝置，其特征為，為邏輯電路(10)和存儲器(12)提供一公共的自測試電路。
2.根據權利要求1所述的裝置，其特征為，自測試電路包含偽隨機樣本發生器(16)，該發生器既與邏輯電路(10)，也與存儲器(12)連接。
3.根據權利要求2所述的裝置，其特征為，用于自測試的控制邏輯電路(14)既與偽隨機樣本發生器(16)連接也與用于存儲器(12)尋址的計數器(18)相連。
4.根據權利要求1到3之一所述的裝置，其特征為，邏輯電路(10)和存儲器(12)的輸出與公共特征標志寄存器(20)相連。
5.根據權利要求4所述的裝置，其特征為，無論特征標志寄存器(20)或偽隨機樣本發生器(16)由反饋連接的移位寄存器構成。
6.用于包含組合的邏輯電路(10)和存儲器(12)的電子電路的內裝自測試的方法，其特征為，邏輯電路(10)和存儲器(12)同時并最大限度地通過相同硬件測試。
7.根據權利要求6所述的方法，其特征為，自測試借助時鐘控制，該時鐘既對用于存儲器(12)尋址的計數器(18)也對偽隨機數發生器(16)提供時鐘脈沖，該偽隨機數發生器既對組合邏輯電路(10)也對存儲器(12)提供輸入數據。
8.根據權利要求7所述的方法，其特征為，組合的邏輯電路(10)和存儲器(12)的輸出數據，輸入到在其內壓縮這些數據的特征標志寄存器(20)。
9.根據權利要求7或8所述的方法，其特征為，計數器(18)決定偽隨機數發生器(16)的數據寫入其上的存儲器(12)的地址。
10.根據權利要求9所述的方法，其特征為，計數器(18)的峰值位決定是否寫入到存儲器(12)或由存儲器(12)讀出，以便在存儲器(18)逐一計數時首先描述(beschreiben)所有存儲器地址，并隨后讀出。
11.根據權利要求(9)或(10)所述的方法，其特征為，自測試結束通過計數器(18)的溢出決定。
12.根據權利要求7到11之一所述的方法，其特征為，反饋連接的移位寄存器分別用作特征標志寄存器(20)和用作偽隨機發生器(16)。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于因芬尼昂技術股份公司，未經因芬尼昂技術股份公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/00805160.7/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：除去廢水中的懸浮物及其它物質的方法
- 下一篇：器官的停止、保護和保存
