[發(fā)明專利]半導(dǎo)體集成電路、具有該半導(dǎo)體集成電路的墨盒以及裝載該墨盒的噴墨記錄裝置

無效

• 申請?zhí)枺?/td>: 00803047.2
• 申請日: 2000-10-04
• 公開（公告）號: CN1338106A
• 公開（公告）日: 2002-02-27
• 發(fā)明（設(shè)計）人: 高木哲男
• 申請（專利權(quán)）人: 精工愛普生株式會社
• 主分類號: G11C17/00
• 分類號: G11C17/00;B41J2/175
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 陳霽,梁永

1.半導(dǎo)體集成電路，它包含充電裝置，根據(jù)對按n行m列(n、m為自然數(shù)，不同)配設(shè)的存儲元的各比特的寫入指令的輸入，對每1行、與該行對應(yīng)的信號線進(jìn)行充電，并對1行部分的所有比特寫入終止后，對與下一行對應(yīng)的信號線進(jìn)行充電，所述半導(dǎo)體集成電路對與通過前述充電裝置充電的信號線對應(yīng)的1行部分的比特，分別順序地進(jìn)行每1比特寫入，其特征為，它包含延遲裝置，對前述充電裝置的前述寫入指令的輸入至少延遲與前述信號線的放電時間相當(dāng)?shù)臅r間。

2.半導(dǎo)體集成電路，它包含充電裝置，根據(jù)對按n行m列配設(shè)的存儲元的各比特的寫入指令的輸入，對每1行、與該行對應(yīng)的信號線進(jìn)行充電，并對1行部分的全比特寫入終止后，對與下一行對應(yīng)的信號線進(jìn)行充電，該半導(dǎo)體集成電路對與通過前述充電裝置充電的信號線對應(yīng)的1行部分的比特，分別順序地每1比特寫入，其特征為，它包含抑制裝置，在對1比特寫入終止后的預(yù)定時間內(nèi)，抑制表示成為寫入對象的存儲元的地址變化。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征為，前述抑制裝置是延遲電路，它對前述充電裝置的前述輸入指令的輸入只延遲至少與對前述信號線的放電時間相當(dāng)?shù)臅r間。

4.半導(dǎo)體集成電路，它包含充電裝置，根據(jù)用于按n行m列配設(shè)的存儲元的各比特的寫入指令的輸入，對每1行、與該行對應(yīng)的信號線進(jìn)行充電，并對1行部分的所有比特寫入終止后，對與下一行對應(yīng)的信號線進(jìn)行充電，所述半導(dǎo)體集成電路并對與通過前述充電裝置充電的信號線對應(yīng)的1行部分的比特，分別順序地每1比特寫入，其特征為，它包含延遲裝置，用于對1比特寫入終止定時和表示成為寫入對象的存儲元的地址變化的定時，至少錯開相當(dāng)于對前述信號線放電時間的時間。

5.根據(jù)權(quán)利要求1到4之一所述的半導(dǎo)體集成電路，其特征為，前述充電裝置包含根據(jù)前述寫入指令的輸入開始計數(shù)動作的計數(shù)器，和對該計數(shù)器的計數(shù)值進(jìn)行譯碼的譯碼器，和根據(jù)該譯碼器的譯碼結(jié)果處于接通狀態(tài)，把預(yù)定電源接在前述信號線上對前述信號線進(jìn)行充電的開關(guān)元件，以及對通過前述開關(guān)元件處于接通狀態(tài)，對于對應(yīng)于充電信號線的1行部分的比特，分別順序地每1比特地指定的行譯碼器。

6.墨盒，其特征為，具有根據(jù)權(quán)利要求1到5的每1項所述的半導(dǎo)體集成電路，在前述存儲元內(nèi)存儲至少油墨殘量。

7.噴墨記錄裝置，其特征為，具有權(quán)利要求6所述的墨盒，用由該墨盒供給的油墨，打印所希望的圖像信息。