[發明專利]金屬氧化物半導體場效應管半導體器件

有效

• 申請號: 00133781.5
• 申請日: 2000-10-25
• 公開（公告）號: CN1305231A
• 公開（公告）日: 2001-07-25
• 發明（設計）人: 小山內潤
• 申請（專利權）人: 精工電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 吳增勇,傅康

本發明涉及一種耐壓性高而電阻低的功率MOSFET(金屬氧化物半導體場效應晶體管)半導體器件的結構及該結構的制造方法。

圖6是傳統功率MOSFET的剖面圖。為了達到高的耐壓性和低的導通電阻，在結構漏極的漂移區域內局部地引入所謂體擴散。在MOSFET截止期間，空白層(Void?layer)從深體擴散的兩側擴展而在中間彼此接觸。具體地說，在這種情況下，柵極下面的漂移區域直至基本上等于深體擴散深度的深度都成了空白層。由于空白層的寬度非常大，電場張弛作用就大，因而耐壓性得以提高，而不必降低漂移區域的雜質濃度。另一方面，由于漂移區域的密度無需降低，也就不必降低導通狀態期間的漂移寄生電阻，于是還可以使MOSFET保持低的導通電阻。

但是，為了實現傳統的結構，必須多次進行深體區域的外延生長和選擇性形成，而且增加制造工序，致使制造成本激增，制造周期延長。

例如，當實現幾百伏或更高的漏極耐壓性時，深體區域需要5至12微米的厚度，但是，在這種情況下，深體區域的外延生長和選擇性形成需要重復約6次。

為了解決上述問題，本發明采用以下措施。

(1)提供一種半導體器件，它包括：高密度某一導電類型的半導體基片；在半導體基片的表面層上形成的低密度某一導電類型的半導體層；在低密度半導體層中從表面選擇性地形成的溝槽；在所述溝槽的側壁和底部形成的低密度相反導電類型的半導體擴散層；與所述相反導電類型的半導體擴散層部分重疊并選擇性地在所述低密度某一導電類型半導體的表面層上形成的相對較淺的相反導電類型半導體擴散層；選擇性地在所述相對較淺的低密度的相反導電類型的半導體擴散層中形成的高密度某一導電類型的半導體擴散層；在所述低密度某一導電類型的半導體層和所述相對較淺的低密度的相反導電類型的半導體擴散層上形成的柵極絕緣膜；以及在所述柵極絕緣膜上選擇性地形成的柵極。

(2)在所述半導體器件中用絕緣膜填充在低密度某一導電類型的半導體層中形成的所述溝槽的內部。

(3)在所述半導體器件中用某一導電類型的多晶硅填充在低密度某一導電類型的半導體層中形成的所述溝槽的內部。

(4)一種半導體器件制造方法，它包括以下步驟：用外延生長法在高密度某一導電類型的半導體基片上形成低密度某一導電類型的半導體層；在所述低密度的半導體層中從表面選擇性地形成溝槽；在所述溝槽的兩側和底部形成低密度相反導電類型的半導體擴散層；用位于所述溝槽側壁和底部的相反導電類型的半導體擴散層部分地重疊所述相對較淺的低密度相反導電類型的半導體擴散層，并在所述低密度某一導電類型的半導體層中選擇性地形成相對較淺的低密度相反導電類型的半導體擴散層；在所述相對較淺的低密度相反導電類型的半導體擴散層中形成高密度某一導電類型的半導體擴散層；在所述低密度某一導電類型的半導體層和所述相對較淺的低密度相反導電類型的半導體擴散層上形成柵極絕緣膜；以及在所述柵極絕緣膜上選擇性地形成柵極。

(5)所述半導體器件制造方法還包括用絕緣膜填充在所述低密度某一導電類型的半導體層中形成的所述溝槽的內部的步驟。

(6)所述半導體器件制造方法還包括用多晶硅填充在所述低密度某一導電類型的半導體層中形成的所述溝槽的內部的步驟。

(7)在所述半導體器件制造方法中，在所述溝槽的側壁和底部形成所述低密度相反導電類型的半導體擴散層的步驟包括利用包含雜質的氧化膜的固相擴散。

(8)在所述半導體器件制造方法中，在所述溝槽的側壁和底部形成所述低密度相反導電類型的半導體擴散層的步驟包括利用包含雜質的多晶硅的固相擴散。

(9)在所述半導體器件制造方法中，在所述溝槽的側壁和底部形成所述低密度相反導電類型的半導體擴散層的步驟包括分子層摻雜過程。

圖1是表示本發明半導體器件的第一實施例的示意的剖面圖。

圖2是表示本發明半導體器件的第二實施例的示意的剖面圖。

圖3A至3G是按照工序次序的剖面圖，表示本發明半導體器件的第一實施例的第一制造方法。

圖4A至4C是按照工序次序的剖面圖，表示本發明半導體器件的第一實施例的第二制造方法。

圖5A至5E是按照工序次序的剖面圖，表示本發明半導體器件的第二實施例的第一制造方法。

圖6是表示傳統半導體器件的一個實例的示意的剖面圖。

下面將參照附圖描述本發明的各個實施例。