[發(fā)明專利]減少轉(zhuǎn)移器件泄漏的DRAM單元及其制造工藝

無效

• 申請?zhí)枺?/td>: 00106752.4
• 申請日: 2000-04-18
• 公開（公告）號: CN1283870A
• 公開（公告）日: 2001-02-14
• 發(fā)明（設(shè)計）人: 法里德·阿加西;查爾斯·海姆布里;赫伯特·霍;拉德西卡·斯里尼瓦桑
• 申請（專利權(quán)）人: 國際商業(yè)機器公司;英芬能技術(shù)北美公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 中國國際貿(mào)易促進委員會專利商標事務(wù)所
• 代理人: 于靜

本發(fā)明一般涉及半導(dǎo)體器件，具體涉及截止電流(Ioff)減小和低源-漏泄漏的場效應(yīng)晶體管。

動態(tài)隨機存取存儲器(DRAM)單元通常有一個轉(zhuǎn)移器件和一個電容器。如此命名DRAM單元是由于即使連續(xù)地施加電，它也僅能在毫秒的數(shù)量級上臨時地保持信息。因此，必須以周期性的間隔讀取和刷新單元。雖然存儲時間最初看起來很短，但實際上長度足以允許刷新周期之間的許多存儲操作。每比特成本、器件密度、以及使用的靈活性(即，讀和寫操作都可以)的優(yōu)點使DRAM單元成為目前最廣泛使用的半導(dǎo)體存儲器。

通常，DRAM單元的集成電路技術(shù)基于在單個硅襯底中形成大量的轉(zhuǎn)移器件的能力。一種類型的轉(zhuǎn)移器件為場效應(yīng)晶體管(FET)。現(xiàn)在主要有兩種類型的FET：金屬氧化物半導(dǎo)體場效應(yīng)晶體管或MOSFET(也稱做絕緣柵FET或IGFET)，以及結(jié)-柵場效應(yīng)晶體管或JFET。

FET有一個控制柵和形成在襯底中的源區(qū)和漏區(qū)。通過將如硼等的離子或摻雜劑注入到半導(dǎo)體襯底的表面內(nèi)常規(guī)地形成源區(qū)和漏區(qū)。半導(dǎo)體襯底通常由含有通過離子注入形成的重摻雜p+淺阱的單晶硅制成。控制柵形成在淀積在源區(qū)和漏區(qū)之間區(qū)域上的介質(zhì)絕緣體上。隨著電壓施加到控制柵，襯底中可移動的帶電顆粒在源區(qū)和漏區(qū)之間的區(qū)域中形成導(dǎo)電溝道。由此，在FET中，溝道引入到源區(qū)和漏區(qū)之間硅區(qū)域的表面中，通過設(shè)置在溝道上的柵極控制源區(qū)和漏區(qū)之間溝道中的電荷隧道效應(yīng)。一旦形成溝道，晶體管“導(dǎo)通”，電流在源區(qū)和漏區(qū)之間流動。

制造在晶片上的集成電路的數(shù)量一年一年地顯著增加。眾所周知通過提高集成電路制造的技術(shù)可以成功地將每個集成電路芯片的尺寸減到最小。一種方法是縮短FET中的溝道長度。不幸的是，F(xiàn)ET中較短的溝道存在嚴重的缺點。

一個缺點是需要抑制關(guān)斷柵極時從電容器穿過柵極的漏電流，稱做截止電流(I_off)。電流泄漏導(dǎo)致保持時間減少。隨著在DRAM單元中溝道長度的減小，對柵極泄漏的控制變得更加困難。此外，新一代的DRAM產(chǎn)品將可能需要更低的電源和更長的刷新周期。

減小I_off的常見方法是增加在硅襯底中形成的淺阱中的摻雜濃度。如果使用柵電極材料作為FET的柵電極，例如p型多晶硅柵用做n溝道FET，那么半導(dǎo)體襯底和多晶硅之間的功函數(shù)差較大，由此閾值電壓(V_t)降低。因此，通常用如硼等與襯底有相同導(dǎo)電類型的雜質(zhì)離子注入溝道區(qū)，由此有規(guī)律地升高閾值電壓。不幸的是，通過增加阱中的摻雜濃度，存儲節(jié)點泄漏、場增強結(jié)泄漏、以及柵引起的漏區(qū)泄漏都加劇了。

此外，隨著溝道變短，溝道中的電場增加。溝道中的載流子遷移率隨電場的增加而增加，直到達到飽和值。如果電場連續(xù)地增加，那么在靠近漏區(qū)的區(qū)域載流子的量倍增。這種情況產(chǎn)生襯底電流，造成寄生的雙極結(jié)晶體管。

DRAM單元中常規(guī)FET的制造缺陷表明仍需要減小晶體管截止時由電容器穿過柵極的漏電流以及淺阱和源漏區(qū)之間的結(jié)泄漏。為了克服常規(guī)制造工藝的缺點，提出一種新工藝。本發(fā)明的一個目的是提供一種減少晶體管器件的I_off同時保持低源-漏結(jié)泄漏的制造工藝。

要達到所述和其它的目的，并鑒于它的用途，本發(fā)明提供一種具有一個電容器的DRAM單元的轉(zhuǎn)移器件的制造工藝。轉(zhuǎn)移器件的溝道中的硼離子濃度比漏和源區(qū)的高。這種構(gòu)成增加了由該工藝制造的DRAM單元中的閾值電壓并降低了I_off。

在一個實施例中，通過以下步驟制造DRAM單元的轉(zhuǎn)移器件。首先，形成具有源區(qū)、漏區(qū)和溝道區(qū)的半導(dǎo)體襯底。接下來，硼離子注入到硅襯底中。在注入期間，溝道接收了最高劑量的硼離子，由此增加了DRAM單元中的閾值電壓并降低了I_off。

在另一實施例中，通過以下步驟制造DRAM單元的轉(zhuǎn)移器件。首先，形成具有源區(qū)、漏區(qū)和溝道區(qū)的半導(dǎo)體襯底。接下來，硼離子注入到硅襯底中，形成襯底中的表面硼集中的部分。該步驟之后，在源區(qū)和漏區(qū)上形成犧牲層。接下來，從源區(qū)和漏區(qū)的至少一部分中除去硼離子，由此溝道的硼離子的濃度高于源區(qū)和漏區(qū)的，由此增加了DRAM單元中的閾值電壓并降低了I_off。

應(yīng)該理解以上的概述和以下的詳細說明都是本發(fā)明的示例性的而不是限定性的。

當結(jié)合附圖閱讀時，從下面詳細的說明可以更好地理解本發(fā)明。需要強調(diào)的是，根據(jù)通常的做法，圖中的各種結(jié)構(gòu)沒有按比例。相反，為清楚起見，任意地放大或減小了各種結(jié)構(gòu)的尺寸。附圖中包括以下各圖：