[發明專利]半導體集成電路裝置

無效

• 申請號: 00104057.X
• 申請日: 2000-03-16
• 公開（公告）號: CN1267091A
• 公開（公告）日: 2000-09-20
• 發明（設計）人: 北村章太
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L23/52;H01L21/82
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王永剛

1、一種半導體集成電路裝置，其特征是具備：

在第1導電類型的半導體襯底內形成的槽，該槽在上述半導體襯底內對第1、第2器件區域進行隔離；

在上述槽內形成的第1絕緣物，該第1絕緣物使上述第1、第2器件區域彼此間進行電絕緣；

在上述第1器件區域內形成的第2導電類型的第1、第2半導體區域；

在上述第2器件區域內形成的第2導電類型的第3、第4半導體區域；

在上述第1、第2半導體區域的上述第1器件區域上邊、上述第1絕緣物上邊、和上述第3、第4半導體區域間的第2器件區域上邊形成的柵極電極；

在上述第1絕緣物上形成的凹部，該凹部使上述第1、第2半導體區域的至少一方從上述槽的一個側壁上露出來，使上述第3、第4半導體區域的至少一方從上述槽的另一側壁上露出來，和

在上述凹部內形成的導電區域，該導電區域使上述第1、第2半導體區域的至少一方電連到上述第3、第4半導體區域的至少一方上。

2、權利要求1所述的半導體集成電路裝置，其特征是：上述柵極電極被具有與上述第1絕緣物的刻蝕速率不同的刻蝕速率的第2絕緣物覆蓋。

3、權利要求2所述的半導體集成電路裝置，其特征是：上述第2絕緣物在上述第1絕緣物上邊形成。

4、權利要求3所述的半導體集成電路裝置，其特征是：上述第2絕緣物的一部分在上述凹部內形成。

5、權利要求1所述的半導體集成電路裝置，其特征是：上述導電物的最上面位于比上述第1、第2器件區域的表面還高的位置。

6、權利要求2所述的半導體集成電路裝置，其特征是：上述導電物的最上面位于比上述第1、第2器件區域的表面還高的位置。

7、權利要求1所述的半導體集成電路裝置，其特征是：還具備沿著上述槽的底面、上述槽的一個側壁、上述槽的另一個側壁形成的第3絕緣物，該第3絕緣物具有通過上述槽的一個側壁，使上述第1、第2半導體區域中的至少一方露出來的第1露出部分，和通過上述槽的另一個側壁，使上述第3、第4半導體區域中的至少一方露出來的第2露出部分。

8、權利要求1所述的半導體集成電路裝置，其特征是：上述導電物含有高熔點金屬、高熔點金屬硅化物、第2導電類型的硅，和第2導電類型的硅與高熔點金屬硅化物的疊層構造中的至少任何一種。

9、權利要求1所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。

10、權利要求2所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。

11、權利要求3所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。

12、權利要求4所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。

13、權利要求5所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。

14、權利要求6所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。

15、權利要求7所述的半導體集成電路裝置，其特征是還具備：

在上述柵極電極和上述第1器件區域之間形成的第1電荷存儲層；和

在上述柵極電極和上述第2器件區域之間形成的第2電荷存儲層。