[發明專利]延遲電路、時鐘生成電路及相位同步電路無效
| 申請號: | 00102235.0 | 申請日: | 2000-02-15 |
| 公開(公告)號: | CN1277490A | 公開(公告)日: | 2000-12-20 |
| 發明(設計)人: | 早瀨清;石見幸一 | 申請(專利權)人: | 三菱電機株式會社 |
| 主分類號: | H03K5/135 | 分類號: | H03K5/135 |
| 代理公司: | 中國專利代理(香港)有限公司 | 代理人: | 姜郛厚,葉愷東 |
| 地址: | 日本*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 延遲 電路 時鐘 生成 相位 同步 | ||
本發明涉及使所輸入的時鐘等信號延遲的延遲電路、生成時鐘的時鐘生成電路、及使所輸入的時鐘與基準信號同步的相位同步電路。
圖13是表示利用PLL(Phase?Locked?Loop:鎖相環)生成與輸入時鐘同步且頻率與輸入時鐘相同或為其倍頻的輸出時鐘的現有時鐘生成電路(或相位同步電路)的結構的框圖。在圖13中,1是壓控振蕩器(以下簡稱VCO),3是對來自VCO1的頻率為輸入時鐘頻率的倍頻的輸出時鐘進行分頻的分頻器,4是生成用作輸入時鐘的基準時鐘的振蕩器,6是將來自分頻器3的分頻時鐘的相位與來自振蕩器4的基準時鐘的相位進行比較并向VCO1輸出具有與使兩個相位一致的相位差對應的值的控制電壓的電荷泵,8是VCO中所包含的反相器,9是PLL。
以下,說明其動作。
VCO1,生成頻率為基準時鐘頻率的n倍的輸出時鐘,并在輸出的同時將其供給分頻器3。分頻器3,通過對該輸出時鐘進行分頻而生成分頻時鐘并輸出到電荷泵6。電荷泵6,將來自分頻器3的分頻時鐘的相位與來自振蕩器4的基準時鐘的相位進行比較并生成具有與使兩個相位一致的相位差對應的值的控制信號。具體地說,當分頻時鐘的相位超前時,使控制信號的值即電壓升高,與此相反,當基準時鐘的相位超前時,使控制信號的電壓降低。當來自分頻器3的分頻時鐘的相位與來自振蕩器4的基準時鐘的相位一致時,PLL9變為鎖定狀態。這時,由分頻器3對輸出時鐘進行n分頻后的分頻時鐘的周期與基準時鐘的周期相等。
在PLL9內也可以設置多個分頻器3,根據所要求的倍頻比選擇其中一個分頻器3,即可切換倍頻比并設定為上述所要求的倍頻比。例如,當選擇n分頻時,PLL9生成頻率為基準時鐘頻率的n倍的輸出時鐘。另外,也可以設置多個振蕩器4,通過從其中選擇一個振蕩器4而改變基準時鐘的頻率。但是,在上述方法中,為改變輸出時鐘的周期而必須將PLL的鎖定釋放,所以必須再次進行鎖定,因而在輸出時鐘的周期變更上需花很多時間。因此,當要求在短時間內切換周期時,如圖14所示,有一種通過設置多個振蕩器4和多個PLL9而生成多個周期不同的時鐘并用多路復用器10從多個時鐘中選擇一個所需時鐘的方法。但是,這種方法的缺點是,當想要在較寬的范圍精細地調節周期時,電路的規模將非常大,而在切換時鐘時還存在著引起相位偏移等因而產生大的抖動的危險。
圖15是表示可以調節延遲時間的現有延遲電路一例的結構的框圖。在圖15中,11是反相器,12是多路復用器,19是寄存器,46是延遲電路。如圖15所示,延遲電路46,具有串聯連接的偶數個反相器11。該串聯的多個反相器11,被分成各為2級的多個組,設置在每2級之間的多條導線及從串聯的多個反相器11的兩端引出的導線連接于多路復用器12。多路復用器12,可以根據寄存器19的內容從這些導線中選擇1條導線,從而切換延遲時間。此外,通過采用備有如圖15所示的延遲電路的PLL,還可以調節輸出時鐘的周期。但是,這種方法,存在著只能按由門延遲決定的時間步長切換延遲時間、且其延遲時間隨周圍溫度和電源電壓而變化因而不能按精確的時間步長變更周期的缺點。
圖16是表示為了在較寬的范圍精細地調節延遲時間而將多個延遲電路串聯連接的現有延遲電路的另一例的結構的框圖。如圖16所示,例如,在將2個延遲電路46a、46b串聯連接時,在結構上,可以粗略地設定第2延遲電路46b的延遲時間,以便使第1延遲電路46a能夠精細地調節延遲時間。第1和第2延遲電路46a、46b的延遲時間,分別由寄存器19的高位、低位設定。這時,第1延遲電路46a,可以按8個等級進行調節,如設第1延遲電路46a的每2級反相器11的延遲時間為Δd、第2延遲電路46b的每2級反相器11的延遲時間為ΔD,則ΔD必須等于(Δd×8)。但是,由于電源電壓或周圍溫度的變化、制造工序中的偏差等,經常使ΔD不可能等于Δd×8。如果總是不能使ΔD與Δd×8一致,則延遲電路的延遲時間變化的最小幅度將大于Δd,或雖然寄存器19的內容變化是使延遲時間增大,但相反卻有可能使延遲時間減小。
圖17是表示例如在特開昭59-63822號公報中公開的現有延遲電路的另一例的結構的框圖。在圖17中,50是將所施加的基準時鐘的相位或頻率與來自分頻器3的分頻時鐘的相位或頻率進行比較的相位/頻率比較器,51是根據相位/頻率比較器50的輸出生成控制信號并向VCO1及延遲線53輸出的環路濾波器及電平移動器。
以下,說明其動作。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三菱電機株式會社,未經三菱電機株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/00102235.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:包裝桶(紅油爆椒牛肉面)
- 下一篇:售冰機和加冰飲料售貨機





