技術領域

本發明涉及一種半導體封裝件，尤指一種在封裝膠體上可接置半導體組件的半導體封裝件及其制法。

背景技術

具有縮小芯片封裝面積及縮短信號傳輸路徑等優點的覆晶技術，目前已經廣泛應用于芯片封裝領域，例如，芯片直接貼附封裝(Direct Chip Attached,DCA)、芯片尺寸構裝(Chip Scale Package,CSP)以及多芯片模塊封裝(Multi-Chip Module,MCM)等型態的封裝模塊，現在產業界正在廣泛運用覆晶技術而達到縮小芯片封裝面積的目的。

覆晶封裝工藝中，熱膨脹系數的差異導致體積較小的芯片與封裝基板之間可靠度(reliability)下降的主因。如果體積小的芯片與封裝基板的熱膨脹系數差異甚大，芯片外圍的凸塊將無法與封裝基板上對應的接點形成良好的接合，當溫度變化造成體積也發生變化時將使得凸塊自封裝基板上剝離。此外，此種芯片與封裝基板之間的熱膨脹系數不匹配(mismatch)的問題，倘若再隨著集成電路的積集度的增加及體積越加縮小，其所產生的熱應力(thermal stress)與翹曲(warpage)的現象也會日漸嚴重，最終將造成信賴性測試失敗。

覆晶技術為了解決上述熱膨脹系數差異的問題，遂發展出以半導體基材作為中介結構的工藝，如圖1所示，半導體封裝件1增設一硅中介板（Silicon interposer）11于一封裝基板10與一半導體芯片15之間。因為該硅中介板11與該半導體芯片15的材質接近，兩者具有相同或相似的熱膨脹系數，所以可有效避免熱膨脹系數不匹配所產生的問題。

現有半導體封裝件1的制法，其形成多個硅穿孔（Through-silicon via,TSV）110在一整片晶圓之后，一方面將線路重布結構（Redistribution layer,RDL）111依需求形成于晶圓的欲接置半導體芯片15的一側，另一方面，再將導電凸塊12形成于其欲接置封裝基板10的一側。當該晶圓被切割形成多個硅中介板11后，再將每一硅中介板11放至于該封裝基板10上并于該硅中介板11與該封裝基板10之間填充入底膠14，以包覆該些導電凸塊12。之后，該半導體芯片15與該線路重布結構111借由多個焊錫凸塊150進行電性連接，再以底膠16填充入該硅中介板11與該半導體芯片15之間，以包覆該些焊錫凸塊150。最后，形成多個焊球13于該封裝基板10底側用以接置電路板。

然而，現有半導體封裝件1的制法中，常常發生凸塊的結合可靠度不佳的問題，原因是該硅中介板11的厚度很薄，如果經過熱回焊工藝，焊錫凸塊150接置半導體芯片15或導電凸塊12接置封裝基板10的區域會容易發生該硅中介板11翹曲的現象，造成該硅中介板11表面平坦度不佳的缺陷，當該半導體芯片15置放于表面平坦度不佳的硅中介板11時，該半導體芯片15與線路重布結構111之間的焊錫凸塊150或該硅中介板11與封裝基板10之間的導電凸塊12都可能發生斷裂或造成該些凸塊的結合可靠度不如預期。

此外，現有半導體封裝件1的制法中，其整版面工藝（即量產）的工藝時間過于冗長，原因是單一半導體封裝件1皆須進行兩次填充底膠的過程，分別于該硅中介板11與該封裝基板10之間以及于該硅中介板11與該半導體芯片15之間。因此，如果每一半導體封裝件1上都需要一一進行兩次填底膠工藝，則其會造成整版面工藝的效率下降。

另外，現有半導體封裝件1的制法中，該底膠14容易發生爬升（creeping）的現象，最終造成該導電凸塊12無法有效電性接觸該線路重布結構111的墊面，原因是進行封裝的硅中介板11太薄，例如:4mil左右的厚度時，該填充的底膠14會進入該硅中介板11與該封裝基板10之間，而使底膠14借由擴散方式緩慢爬升至該硅中介板11的線路重布結構111的墊面上，導致該線路重布結構111與外接電子組件（如該半導體芯片15）的電性連接發生失效。

因此，如何克服上述現有技術的種種問題，實已成目前亟欲解決的課題。

發明內容

鑒于上述現有技術的種種缺陷，本發明的主要目的在于提供一種半導體封裝件及其制法，該線路重布結構與半導體組件間的電性連接不會發生可靠度不佳的問題。