本發(fā)明提供了一種具有設(shè)置在溝道區(qū)下面的應(yīng)變產(chǎn)生結(jié)構(gòu)的非平面電路器件。在示例性實施例中，集成電路器件包括襯底，第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)設(shè)置在襯底上。隔離部件溝槽限定在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)之間。該電路器件還包括設(shè)置在隔離部件溝槽內(nèi)的襯底的水平面上的應(yīng)變部件。應(yīng)變部件可以配置成對在第一鰭結(jié)構(gòu)上形成的晶體管的溝道區(qū)產(chǎn)生應(yīng)變。電路器件還包括設(shè)置在隔離部件溝槽內(nèi)的應(yīng)變部件上的填充電介質(zhì)。在一些這種實施例中，應(yīng)變部件還設(shè)置在第一鰭結(jié)構(gòu)的垂直面上以及第二鰭結(jié)構(gòu)的垂直面上。本發(fā)明還涉及非平面器件和應(yīng)變產(chǎn)生溝道電介質(zhì)。

技術(shù)領(lǐng)域

本發(fā)明涉及非平面器件和應(yīng)變產(chǎn)生溝道電介質(zhì)。

背景技術(shù)

在追求更高的器件密度、更高的性能和更低的成本中半導(dǎo)體產(chǎn)業(yè)已經(jīng)發(fā)展進入納米技術(shù)工藝節(jié)點。盡管材料和制造中的突破性進步，按比例縮放諸如傳統(tǒng)的MOSFET的平面器件已證實具有挑戰(zhàn)性。為了克服這些挑戰(zhàn)，電路設(shè)計者們尋求新穎的結(jié)構(gòu)以實現(xiàn)改進的性能。探究的一個途徑是諸如鰭式場效應(yīng)晶體管(FinFET)的三維設(shè)計的發(fā)展。FinFET可以認為是一種從襯底突出并且伸入柵極內(nèi)的典型平面器件。利用從襯底向上延伸的薄“鰭”(或鰭結(jié)構(gòu))制造典型的FinFET。在該垂直鰭中形成FET的溝道，并且在鰭的溝道區(qū)的上方(例如，包裹)提供柵極。用柵極包裹鰭增加了溝道區(qū)和柵極之間的接觸面積并且允許柵極從多側(cè)控制溝道。這可以以多種途徑平衡，并且在一些應(yīng)用中，F(xiàn)inFET提供降低的短溝道效應(yīng)，降低的泄露以及更高的電流。換句話說，它們可以比平面器件更快、更小和更有效。

然而，F(xiàn)inFET和其他非平面器件是發(fā)展中的技術(shù)，意味著在許多方面，還未實現(xiàn)它們的全部潛力。僅作為一個實例，已經(jīng)在平面器件中使用溝道應(yīng)變(內(nèi)在化溝道區(qū)內(nèi)的壓力)以改進電荷載流子流動穿過溝道區(qū)。然而，在非平面器件中，已經(jīng)證實產(chǎn)生溝道應(yīng)變困難得多，并且當產(chǎn)生溝道應(yīng)變時，已經(jīng)證實很難獲得期望的改進的載流子遷移率。因此，雖然用于在非平面器件內(nèi)形成應(yīng)變的溝道的傳統(tǒng)技術(shù)在一些方面已經(jīng)足夠，但是它們在其他方面不令人滿意。為了繼續(xù)滿足不斷增加的設(shè)計需求，在該領(lǐng)域及其他領(lǐng)域需要進一步的進步。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中的問題，本發(fā)明提供了一種集成電路器件，包括：襯底；第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)均設(shè)置在所述襯底上并且具有限定在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)之間的隔離部件溝槽；應(yīng)變部件，設(shè)置在所述隔離部件溝槽內(nèi)的所述襯底的水平面上；以及填充電介質(zhì)，設(shè)置在所述隔離部件溝槽內(nèi)的所述應(yīng)變部件上。

在上述集成電路器件中，其中，所述應(yīng)變部件還設(shè)置在所述第一鰭結(jié)構(gòu)的垂直面上以及所述第二鰭結(jié)構(gòu)的垂直面上。

在上述集成電路器件中，其中，所述應(yīng)變部件配置為在所述第一鰭結(jié)構(gòu)上形成的晶體管的溝道區(qū)上產(chǎn)生應(yīng)變。

在上述集成電路器件中，還包括設(shè)置在所述應(yīng)變部件和所述填充電介質(zhì)之間的襯墊。

在上述集成電路器件中，還包括設(shè)置在所述應(yīng)變部件和所述填充電介質(zhì)之間的襯墊；其中，所述襯墊與所述填充電介質(zhì)的最頂面間隔開。

在上述集成電路器件中，還包括設(shè)置在所述應(yīng)變部件和所述填充電介質(zhì)之間的襯墊；其中，所述隔離部件溝槽內(nèi)的隔離部件包括位于所述隔離部件的最頂面和所述襯墊的最頂面之間的介電材料。

在上述集成電路器件中，還包括第三鰭結(jié)構(gòu)，所述第三鰭結(jié)構(gòu)設(shè)置在所述襯底上并且具有設(shè)置在所述第三鰭結(jié)構(gòu)上的p-溝道器件，其中，所述第三鰭結(jié)構(gòu)具有設(shè)置在所述襯底上的第一層、設(shè)置在所述第一層上的第二層以及設(shè)置在所述第二層的至少三個表面上的第三層。

在上述集成電路器件中，還包括第三鰭結(jié)構(gòu)，所述第三鰭結(jié)構(gòu)設(shè)置在所述襯底上并且具有設(shè)置在所述第三鰭結(jié)構(gòu)上的p-溝道器件，其中，所述第三鰭結(jié)構(gòu)具有設(shè)置在所述襯底上的第一層、設(shè)置在所述第一層上的第二層以及設(shè)置在所述第二層的至少三個表面上的第三層；其中，所述第一層包括SiGe，其中，所述第二層包括元素Si，并且其中，所述第三層包括SiGe。