技術領域

本發明涉及半導體及LED后段封裝技術，特別與一種封裝導線材料的結構及其加工方法有關。

背景技術

集成電路(Integrated Circuit；IC)封裝內部接合方式，可分為打線接合、卷帶式自動接合與覆晶接合，其中，打線接合由于制程成熟、成本低、布線彈性高，是目前應用最廣的接合技術，約占所有封裝產品90%。

打線接合使用的導線，分為金線、銅線與鋁線，目前以金線為主流，原因在于金具備穩定性高、質軟、延展性佳等物理特性優勢，用于IC封裝打線接合時，其良率、生產效率及線徑微細化等表現，皆相當不錯。然而，自1999年來，國際金價即一路走高，甚至在2009年金價突破每盎司1,000美元價位。金價高漲，使半導體封測業者與IC設計業者不得不正視金線高昂的成本，而積極投入其他金屬打線技術研發，并計劃導入量產。而銅打線技術發源于1980年代，除成本考慮外，銅的導電性、導熱性及強韌度皆較金為佳，因此自2001年起，即大量應用于大功率組件及離散組件等線徑粗、電負載量大的半導體產品。但受制于銅的硬度高于金，銅打線應用在IC封裝時，由于電路復雜、結構脆弱、接腳細且密，導致打線技術難度大增、研發與認證投資不易回收。

眾所皆知，銅線非常容易氧化，包括貯存及運輸均必須特別留意隔絕空氣，在打線接合過程更需要極嚴格的惰性氣體保護；更嚴重的是由于銅線的易氧化及腐蝕特性，將會導致打線接合產品的可靠度偏低，另一方面因為銅線的強度與硬度較高，使其焊線作業參數較窄、速度較慢及良率較差，尤其在最近相當熱門的迭球打線接合封裝，銅線遭遇極大困難，迫使封裝廠不得不采用“金銅混打”的變通方案，可是仍然不能完全克服迭球在金/銅界面所出現的質量不佳問題。

因應上述現存技術的缺點，本發明人對封裝導線材料進行改進，本案由此產生。

發明內容

本發明的目的在于提供一種封裝導線材料結構以及其加工方法，以避開了使用銅所衍生的問題，并減少金的使用量，降低成本。

為了達成上述目的，本發明的技術方案是：

一種封裝導線材料結構，由中間線芯和表面鍍層組成，中間線芯為鎢絲，表面鍍層為金，由此形成內鎢外金的結構。

其中，中間線芯的鎢絲直徑為12.7微米，表面鍍層的厚度為2微米。

一種封裝導線材料加工方法，其步驟如下：

第一步，模壓：將固定重量的鎢粉放進不銹鋼模具中，擠壓成一整根棒；

第二步，預燒結：將第一步的這根易碎的棒放置在難熔金屬器皿中，并放入氫氣燒結爐中，高溫1200～1600℃使金屬顆粒不斷地凝聚在一起；這一過程中，致密性可到達約60%～70%，粒度不會增加；

第三步，完全燒結：將鎢棒的兩端垂直夾持在垂熔爐的上、下夾頭，采用低電壓、高電流供電(電壓9-12V，電流8000-12000A)，使鎢坯條自身升溫。通過增大電流提高燒結溫度，燒結溫度最高達3000℃左右，而產生的熱量會使鎢棒的致密性達到約85％至95％，與此同時，棒的內部鎢晶體開始形成；斷電，通入循環水對上、下夾頭進行冷卻；

第四步，擠鍛壓加工：對第三步的棒加溫到1200℃到1500℃，采用錘鍛機捶打鎢棒，直到鎢棒的直徑達到6350 到 2540微米；

第五步，拉拔：第四步擠鍛壓過的鎢棒再通過拉絲模拉拔，使其直徑達到12.7微米，制成鎢絲；

第六步，鎢絲鍍金：對第五步已完成的鎢絲進行鍍金，鍍金厚度約為2微米，制成具有內鎢外金結構的封裝導線材料。

采用上述方案后，本發明使用鎢線鍍金的方式來解決現有技術中的缺點，利用鎢的耐高溫、高韌性及延展性，高抗氧化能力（在常壓下，要達到400～500℃，才會產生氧化反應，但反應的生成物WO₃會形成一表面保護膜，阻止氧化深入內部），低電子遷移率，在高溫下加工，可以制造出比金線更細之鎢絲，但由于其高電阻值問題，故佐以表面鍍金以減少電阻，提高電子傳輸的能力，并且鎢絲鍍金后，其將更為耐高溫，抗腐蝕，熱膨脹系數低。由于本發明主要使用鎢絲為封裝打線接合材料，大大減少金的使用量，也避開了使用銅所衍生的問題，達到降低成本，并改善現存技術的缺點。

附圖說明

圖1是本封裝導線材料的結構示意圖；

圖2是本封裝導線材料的加工方法流程圖。

具體實施方式