本發(fā)明提供一種三維存儲器及其制作方法，該方法包括以下步驟：形成具有至少一凹槽的第一半導(dǎo)體層；在所述第一半導(dǎo)體層上形成絕緣層，所述絕緣層填充進(jìn)所述凹槽中；在所述絕緣層上形成堆疊結(jié)構(gòu)，所述堆疊結(jié)構(gòu)包括交替堆疊的導(dǎo)電層和電介質(zhì)層；以及形成沿垂直方向貫穿所述堆疊結(jié)構(gòu)的絕緣結(jié)構(gòu)，所述絕緣結(jié)構(gòu)在所述第一半導(dǎo)體層上的正投影位于所述凹槽內(nèi)。本發(fā)明在柵線縫隙區(qū)域增加底部凹槽，并在底部凹槽里填充絕緣層，可作為柵線縫隙刻蝕時的刻蝕停止層，不僅可以平衡核心區(qū)域與臺階區(qū)的刻蝕負(fù)載，且不需要增加工藝和成本。此外，絕緣層還可作為襯底背面CMP的自動停止層，可提高襯底均勻性。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，涉及一種三維存儲器及其制作方法。

背景技術(shù)

隨著3D Nand層數(shù)的增加，存在如下問題：

(1)柵線縫隙需要一次蝕刻的深度越來越深，對于柵線縫隙蝕刻的工藝要求越苛刻，尤其在核心(Core)區(qū)和臺階(SS)區(qū)的膜結(jié)構(gòu)不同的情況下，結(jié)合溝道孔側(cè)向引出，控制各個區(qū)域的刨削(Gouging)尤其重要(例如柵線縫隙刻蝕時臺階區(qū)暴露出襯底，在犧牲層去除工藝時，硅襯底會被損害)；

(2)兩片晶圓鍵合在一起后，需要對一片晶圓的背部的襯底硅減薄到一定的厚度，目前化學(xué)機(jī)械拋光(CMP)沒有停止層，只能通過調(diào)整CMP工藝時間來控制，難以控制襯底減薄后襯底的均勻性，特別是繼續(xù)減薄襯底后，襯底的均勻性會更差。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種三維存儲器及其制作方法，用于解決現(xiàn)有技術(shù)中柵線縫隙刻蝕工藝容易損傷臺階區(qū)襯底，以及襯底背面減薄后襯底的均勻性較差的問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種三維存儲器的制作方法，包括以下步驟：

形成具有至少一凹槽的第一半導(dǎo)體層；

在所述第一半導(dǎo)體層上形成絕緣層，所述絕緣層填充進(jìn)所述凹槽中；

在所述絕緣層上形成堆疊結(jié)構(gòu)，所述堆疊結(jié)構(gòu)包括交替堆疊的導(dǎo)電層和電介質(zhì)層；

以及形成沿垂直方向貫穿所述堆疊結(jié)構(gòu)的絕緣結(jié)構(gòu)，所述絕緣結(jié)構(gòu)在所述第一半導(dǎo)體層上的正投影位于所述凹槽內(nèi)。

可選地，所述堆疊結(jié)構(gòu)中設(shè)有多個溝道結(jié)構(gòu)，所述溝道結(jié)構(gòu)沿垂直方向貫穿所述堆疊結(jié)構(gòu)并延伸至所述第一半導(dǎo)體層中，所述絕緣結(jié)構(gòu)位于多個所述溝道結(jié)構(gòu)之間，并將所述堆疊結(jié)構(gòu)劃分成多個塊區(qū)域。

可選地，形成所述溝道結(jié)構(gòu)包括以下步驟：

依次形成底部犧牲層及疊層結(jié)構(gòu)于所述第一半導(dǎo)體層上方，所述底部犧牲層填充進(jìn)所述凹槽中，所述疊層結(jié)構(gòu)包括交替堆疊的柵極犧牲層及所述電介質(zhì)層；

形成沿垂直方向貫穿所述疊層結(jié)構(gòu)、所述底部犧牲層并延伸至所述第一半導(dǎo)體層中的溝道孔，并依次形成存儲疊層及溝道層于所述溝道孔中；

形成沿垂直方向貫穿所述疊層結(jié)構(gòu)并往下延伸至所述底部犧牲層表面的柵線縫隙，并在所述柵線縫隙的側(cè)壁形成側(cè)墻保護(hù)層；

經(jīng)由所述柵線縫隙去除所述底部犧牲層，得到底部橫向縫隙，并經(jīng)由所述底部橫向縫隙去除所述存儲疊層的一部分以暴露出所述溝道層的一部分；

形成第二半導(dǎo)體層于所述底部橫向縫隙中。

可選地，形成所述絕緣結(jié)構(gòu)包括以下步驟：

去除所述側(cè)墻保護(hù)層及所述柵極犧牲層，得到多條柵極橫向縫隙；

形成所述導(dǎo)電層于所述柵極橫向縫隙中；

形成絕緣填充層于所述柵線縫隙中，得到所述絕緣結(jié)構(gòu)。