[發明專利]一種三維存儲器及其制作方法

有效

• 申請號: 202011032376.2
• 申請日: 2020-09-27
• 公開（公告）號: CN112185977B
• 公開（公告）日: 2021-10-19
• 發明（設計）人: 張坤;吳林春;周文犀;夏志良
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11565
• 分類號: H01L27/11565;H01L27/1157;H01L27/11582
• 代理公司: 北京漢之知識產權代理事務所(普通合伙) 11479
• 代理人: 高園園

1.一種三維存儲器的制作方法，其特征在于，包括以下步驟：

形成具有至少一凹槽的第一半導體層；

在所述第一半導體層上形成絕緣層，所述絕緣層填充進所述凹槽中；

在所述絕緣層上形成堆疊結構，所述堆疊結構包括交替堆疊的導電層和電介質層；

以及形成沿垂直方向貫穿所述堆疊結構的絕緣結構，所述絕緣結構在所述第一半導體層上的正投影位于所述凹槽內；

減薄所述第一半導體層，暴露出所述絕緣層。

2.根據權利要求1所述的三維存儲器的制作方法，其特征在于：所述堆疊結構中設有多個溝道結構，所述溝道結構沿垂直方向貫穿所述堆疊結構并延伸至所述第一半導體層中，所述絕緣結構位于多個所述溝道結構之間，并將所述堆疊結構劃分成多個塊區域。

3.根據權利要求2所述的三維存儲器的制作方法，其特征在于：形成所述溝道結構包括以下步驟：

依次形成底部犧牲層及疊層結構于所述第一半導體層上方，所述底部犧牲層填充進所述凹槽中，所述疊層結構包括交替堆疊的柵極犧牲層及所述電介質層；

形成沿垂直方向貫穿所述疊層結構、所述底部犧牲層并延伸至所述第一半導體層中的溝道孔，并依次形成存儲疊層及溝道層于所述溝道孔中；

形成沿垂直方向貫穿所述疊層結構并往下延伸至所述底部犧牲層表面的柵線縫隙，并在所述柵線縫隙的側壁形成側墻保護層；

經由所述柵線縫隙去除所述底部犧牲層，得到底部橫向縫隙，并經由所述底部橫向縫隙去除所述存儲疊層的一部分以暴露出所述溝道層的一部分；

形成第二半導體層于所述底部橫向縫隙中。

4.根據權利要求3所述的三維存儲器的制作方法，其特征在于：形成所述絕緣結構包括以下步驟：

去除所述側墻保護層及所述柵極犧牲層，得到多條柵極橫向縫隙；

形成所述導電層于所述柵極橫向縫隙中；

形成絕緣填充層于所述柵線縫隙中，得到所述絕緣結構。

5.根據權利要求4所述的三維存儲器的制作方法，其特征在于：在形成所述導電層之前，還包括形成高介電常數介質層于所述柵極橫向縫隙中的步驟，所述高介電常數介質層覆蓋所述電介質層、所述第二半導體層及所述絕緣層的暴露表面。

6.根據權利要求1所述的三維存儲器的制作方法，其特征在于，還包括以下步驟：

提供一器件片，將所述器件片與所述堆疊結構正面鍵合；

形成引出層于減薄后的所述第一半導體層背面，所述引出層包括與所述第一半導體層電連接的導電線。

7.根據權利要求6所述的三維存儲器的制作方法，其特征在于：所述引出層還包括導電焊盤。

8.根據權利要求6所述的三維存儲器的制作方法，其特征在于：在減薄所述第一半導體層背面的步驟之后，還包括形成導電焊盤于所述器件片背離所述堆疊結構的一面的步驟。

9.根據權利要求6所述的三維存儲器的制作方法，其特征在于：減薄所述第一半導體層背面的方法包括化學機械拋光法。

10.根據權利要求6所述的三維存儲器的制作方法，其特征在于：所述器件片中設有CMOS元件。

11.根據權利要求1所述的三維存儲器的制作方法，其特征在于：所述第一半導體層自下而上依次包括P型基底與N型摻雜層。

12.一種三維存儲器，其特征在于，包括：

第一半導體層；

溝槽，在垂直方向上貫穿所述第一半導體層；

絕緣層，位于所述溝槽中，所述絕緣層覆蓋于所述溝槽的內壁表面及底部，且所述絕緣層與所述第一半導體層的下表面齊平；

堆疊結構，位于所述第一半導體層上方，所述堆疊結構包括交替堆疊的導電層和電介質層；

絕緣結構，沿垂直方向貫穿所述堆疊結構，所述絕緣結構在所述第一半導體層上的正投影位于所述溝槽內。